Wyniki wyszukiwania - BazTech

1

Zastosowanie transwersali hipergrafów w minimalizacji pojemności pamięci systemów dyskretnych

Wiśniewska M., Wiśniewski R., Adamski M.

Pomiary Automatyka Kontrola

|

2010

|

R. 56, nr 7

777-779

PL

Algorytm redukcji pojemności pamięci systemów dyskretnych bazuje na wyznaczeniu i selekcji klas kompatybilności poszczególnych mikrooperacji. Proces selekcji klas kompatybilności jest zaliczany do problemów z klasy NP-trudnych. W artykule zaprezentowano metodę selekcji klas kompatybilności opierającą się o wyznaczenie transwersali hipergrafów. Proponowane rozwiązanie zostało gruntownie przeanalizowane oraz porównane z metodami tradycyjnymi, bazującymi na przekształceniach macierzowych.

EN

The problem of memory size minimisation is a very important part of the design process of a discrete system. Very often the volume of the prototyped memory exceeds the size of memory blocks offered by programmable devices (like FPGAs or CPLDs). One of the most popular solution to this problem is memory size minimisation. The reduction of the memory is achieved thanks to selection of the compatibility classes of the microoperations. Such a problem is NP-hard, therefore many various algorithms have been developed. Most of them are based on the graph and matrix theories. In the paper there is proposed a method for memory size reduction in which the hypergraph theory is applied. A hypergraph permits to store and reduce information about the compatibility classes in comparison with the traditional graphs. The memory size minimisation is reached thanks to the computation of its transversal (vertices cover). Any known transversal algorithm can be used in order to calculate the selection of compatibility classes. Four different covering methods of hypergraphs are presented and compared. All steps that are required in order to perform the microinstruction length reduction of discrete systems are shown. The proposed method is compared with the traditional solution. Finally, the detailed results of experiments are presented and discussed.

2

Wykorzystanie zasobów sprzętowych w mikroprogramowanych układach sterujących z kodowaniem kolekcji mikrooperacji

Kołopieńczyk M.

Pomiary Automatyka Kontrola

|

2010

|

R. 56, nr 10

1144-1146

PL

W artykule omówiono wyniki prac nad wydajnym wykorzystaniem zasobów sprzętowych w mikroprogramowanych układach sterujących z wykorzystaniem metody współdzielenia kodów z kodowaniem kolekcji mikrooperacji. Porównano dwa typy układów mikroprogramowanych: układ z konwerterem adresu oraz układ bez konwertera. Badania wykazały, że zastosowanie metody współdzielenia kodów z kodowaniem mikrooperacji oraz wprowadzenie bloku konwertera adresu do mikroprogramowanego układu sterującego skutkuje, dla niektórych przypadków, co najmniej 30% zmniejszeniem rozmiaru pamięci jednostki sterującej implementowanej jako mikroprogramowany układ sterujący.

EN

paper presents results of efficient use of hardware resources for a microprogram control unit with code sharing and microoperation collections encoding. Two types of microprogram control unit are compared; structures with and without an address converter (Fig. 2). Xilinx ISE 8.2i package was used for synthesis and implementation of the microprogram control unit [7]. The target platform was the FPGA device Xilinx Virtex-II Pro xc2vp30-7ff896c. It can be concluded that implementation of the compositional microprogram control unit with codes sharing and microoperation collections encoding presented in this work results in decrease of the control memory size required for the control unit. In some cases the memory consumption drops even by 30% in comparison to the implementation without the address converter. This paper is divided into four parts. The first paragraph is a brief introduction to the issues of compositional microprogram control unit design [1, 8]. In the second and third paragraphs the results of resource utilisation are presented. The last - fourth - paragraph contains a summary.

3

Reduction of the Microinstruction Length in the designing process of Microprogrammed Controllers

Wiśniewska M., Wiśniewski R., Adamski M.

Przegląd Elektrotechniczny

|

2009

|

R. 85, nr 7

203-206

EN

The problem of the microinstruction length reduction is a very important part of the designing process of the microprogrammed controllers. Such a problem is NP-hard, therefore many various algorithms have been developed. Almost all proposed ideas are based on the traditional graph theory and its modifications (heuristics, stochastic, etc.). In the paper, we propose the method of microinstruction length reduction, where the hypergraph theory is applied. A hypergraph permits to store and reduce the information about the compatibility classes in comparison with traditional graphs. The microinstruction length reduction is reached thanks to the calculation of the dual hypergraph and computation of its minimum transversal (minimal vertices cover). All steps that are required in order to perform the microinstruction length reduction of microprogrammed controllers will be shown. The proposed method will be illustrated by way of example and compared with the traditional solution, based on the graph theory.

PL

Problem redukcji rozmiaru mikroinstrukcji jest ważnym etapem w procesie projektowania sterowników mikroprogramowanych. Jest to problem NP-trudny, dlatego też powstało wiele metod poszukujących rozwiązania. Zdecydowana większość zaproponowanych algorytmów bazuje na tradycyjnej teorii grafów. W artykule zaprezentowano nowatorską metodę redukcji rozmiaru mikroinstrukcji sterowników mikroprogramowanych, częściowo opierającą się na rozwiązaniach klasycznych. Metoda bazuje na wykorzystaniu teorii hipergrafów do wyznaczenia klas kompatybilności dla poszczególnych mikrooperacji. Mikrooperacje, które są parami kompatybilne mogą zostać zakodowane z wykorzystaniem mniejszej liczby bitów. Dzięki temu rozmiar pamięci układu mikroprogramowanego może zostać w znacznym stopniu zmniejszony. Zaproponowane rozwiązanie bazuje na wyznaczeniu hipergrafu dualnego, a następnie znalezieniu jego minimalnej transwersali (minimalnego pokrycia wierzchołkowego). Idea metody zostanie zilustrowana przykładem. Pokazane zostaną wszystkie kroki, jakie są niezbędne do zaprojektowania zmodyfikowanego układu pamięci. Zaproponowana metoda zostanie porównana z rozwiązaniami klasycznymi, bazującymi na teorii grafów.

4

Redukcja rozmiaru mikroinstrukcji w projektowaniu sterowników mikroprogramowanych

Wiśniewska M.

Pomiary Automatyka Kontrola

|

2009

|

R. 55, nr 8

575-577

PL

Problem redukcji rozmiaru mikroinstrukcji jest ważnym etapem w procesie projektowania sterowników mikroprogramowanych. Jest to problem NP-trudny, dlatego też powstało wiele metod poszukujących rozwiązania. Zdecydowana większość zaproponowanych algorytmów bazuje na tradycyjnej teorii grafów. W artykule przedstawiono nową metodę redukcji rozmiaru mikroinstrukcji pamięci sterowników mikroprogramowanych. Algorytm bazuje na reprezentacji klas kompatybilności mikrooperacji z zastosowaniem teorii hipergrafów, a redukcja rozmiaru mikroinstrukcji obliczana jest na podstawie najmniejszej transwersali hipergrafu.

EN

A microprogrammed controller (also called microprogrammed control unit) consisting of two main parts is one of realizations of the control unit. The first part is responsible for addressing microinstructions that are kept in the control memory. The role of the second part is to hold and generate adequate microinstructions. Typically, the control memory is implemented as a ROM or RAM memory. Many controllers have a long microinstruction width. It may cause serious problems in the prototyping process. If the design is realized as a System-On-Programmable-Chip (SoPC), the memory can be implemented with dedicated memory blocks of Field Programmable Gate Arrays (FPGAs). However, if the microinstruction length exceeds the length of the dedicated memory block offered by an FPGA, the controller's memory ought to be decomposed. In case of controllers implemented as a System-On-Chip (SoC), the memory is treated as an independent module. It means that each additional bit in the microinstruction width increases the total cost of the memory and the whole device. Therefore, the microinstruction length reduction is a very important part of the designing process of the microprogrammed controllers in a digital system. In the paper, we propose the method of microinstruction length reduction, where the hypergraph theory is applied. The microinstruction length reduction is reached thanks to the calculation of the dual hypergraph and computation of its minimum transversal (minimal vertices cover).