PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 13

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  fault simulation
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote Distance protection operation during earth-faults in high voltage networks with cable inserts
Duda Dominik, Maźniewski Krzysztof, Witek Bernard
Przegląd Elektrotechniczny
|
2023
|
R. 99, nr 6
97--101
EN
Selected problems occurring in distance protection systems during earth faults in high voltage overhead cable lines (HV) were analyzed. The Alternative Transients Program (ATP) environment was used to simulate and model the phenomena. The influence of such factors as: fault location, arrangement of HV cables in the excavation, configuration of the return conductors and the earthing resistance of the return conductors was analyzed. The obtained results make it possible to verify the criteria for detecting earth faults in HV networks.
PL
Przeanalizowano wybrane problemy występujące w układach zabezpieczeń odległościowych podczas zwarć doziemnych w liniach napowietrzno-kablowych wysokiego napięcia (WN). Do symulacji i modelowania zjawisk wykorzystano środowisko Alternative Transients Program (ATP). Zbadano przebiegi prądów i napięć fazowych, składowe symetryczne prądu oraz położenie fazorów impedancji doziemionej fazy. Przeanalizowano wpływ takich czynników jak: lokalizacja zwarcia, ułożenie kabli WN w wykopie, konfiguracja żył powrotnych oraz rezystancja uziemienia żył powrotnych. Uzyskane wyniki pozwalają na weryfikację kryteriów wykrywania zwarć doziemnych sieci WN.
2
Content available Exact parallel critical path fault tracing to speed-up fault simulation in sequential circuits
Kõusaar Jaak, Kostin Sergei, Ubar Raimund, Devadze Sergei, Raik Jaan
International Journal of Microelectronics and Computer Science
|
2018
|
Vol. 9, nr 1
9--18
EN
We propose a new method to speed up stuck-at fault simulation for sequential circuits. The method combines exact parallel critical path tracing of faults, used so far only for combinational circuits, with traditional fault simulation in sequential circuits. For that purpose, formulas are developed for classification of faults into two classes: the faults eligible for parallel critical path tracing, and the faults which have to be simulated over the global feedbacks in the circuit by traditional methods. Combining these two approaches in fault simulation ‒ the combinational and sequential simulation concepts ‒ allows dramatic speed-up of fault simulation in sequential circuits, which is demonstrated by experimental results.
3
Content available remote Impedance-differential relay as a transmission line fault locator
Herlender J., Iżykowski J., Rosołowski E.
Przegląd Elektrotechniczny
|
2017
|
R. 93, nr 11
194--197
EN
This paper deals with analysis of impedance-differential protection applied to locating faults on power transmission line. Based on the voltage and current measurements at both line ends, the differential impedance is calculated. It enables to formulate efficient protective algorithm. Moreover, the presented impedance-differential protection has ability to determine the fault location for an inspection-repair purpose. The fault signals from ATP-EMTP simulations of faults on the sample transmission line was applied for evaluating the fault location accuracy and to compare with the other fault location methods.
PL
Artykuł prezentuje analizę impedancyjnego zabezpieczenia różnicowego w zastosowaniu do lokalizacji zwarć w linii przesyłowej. Stosując pomiary napięć i prądów na obu końcach linii wyznaczana jest impedancja różnicowa. Pozwala ona na sformułowanie efektywnego algorytmu zabezpieczeniowego. Ponadto takie zabezpieczenie pozwala na lokalizowanie zwarć do celów inspekcyjno-remontowych. Sygnały zwarciowe z symulacji zwarć w przykładowej linii przesyłowej z użyciem programu ATP-EMTP zastosowano do oceny dokładności lokalizacji i porównania z innymi metodami lokalizacji.
4
Content available Fault risk assessment of underwater vehicle steering system based on virtual prototyping and Monte Carlo simulation
He D., Hu N., Hu L., Chen L., Guo Y., Chen S.
Polish Maritime Research
|
2016
|
nr 3
97--105
EN
Assessing the risks of steering system faults in underwater vehicles is a human-machine-environment (HME) systematic safety field that studies faults in the steering system itself, the driver’s human reliability (HR) and various environmental conditions. This paper proposed a fault risk assessment method for an underwater vehicle steering system based on virtual prototyping and Monte Carlo simulation. A virtual steering system prototype was established and validated to rectify a lack of historic fault data. Fault injection and simulation were conducted to acquire fault simulation data. A Monte Carlo simulation was adopted that integrated randomness due to the human operator and environment. Randomness and uncertainty of the human, machine and environment were integrated in the method to obtain a probabilistic risk indicator. To verify the proposed method, a case of stuck rudder fault (SRF) risk assessment was studied. This method may provide a novel solution for fault risk assessment of a vehicle or other general HME system.
5
Symulator przenośnika taśmowego z uwzględnieniem uszkodzeń
Cenacewicz K., Przystałka P.
Modelowanie Inżynierskie
|
2015
|
T. 24, nr 55
13--20
PL
Przedstawiono aktualny stan prac w zakresie symulacyjnego modelu przenośnika taśmowego, w którym uwzględniono wpływ uszkodzeń. W ramach opracowania skupiono się na wybranych aspektach teoretycznych modelowania analitycznego oraz pokazano implementację symulatora obiektu badań z wykorzystaniem środowiska MATLAB®/Simulink®. Zalety i wady utworzonego symulatora zostały omówione przy uwzględnieniu wyników testów weryfikacyjnych, jakie uzyskano podczas badań.
EN
The paper presents the current state of the research dealing with the conveyor belt simulator, in which selected faults can be introduced. This study focuses on the most important aspects of analytic modelling of this kind of systems as well as on the implementation of the conveyor simulator with the use of MATLAB®/Simulink® software. The advantages and limitations of the simulator were investigated taking into account the verification results obtained at this stage of the research.
6
Content available remote Fault location on double-circuit transmission line not requiring line parameters
Dawidowski P., Iżykowski J., Balcerek P.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 10
18-21
EN
A new impedance-based algorithm for fault location on overhead double-circuit lines is presented. To assure high precision for fault location the considered calculations are based on distributed-parameter line model and the line parameters are estimated. Selected results of the evaluation of fault location accuracy with use of the signals from the ATP-EMTP simulations are presented and discussed.
PL
Przedstawiono nowy impedancyjny algorytm lokalizacji zwarć w dwutorowej napowietrznej linii elektroenergetycznej. W celu zapewnienia dużej dokładności lokalizacji zastosowano model linii o parametrach rozłożonych i dokonano estymacji parametrów linii. Zamieszczono i omówiono wybrane rezultaty badań dokładności lokalizacji przeprowadzanej z użyciem sygnałów z symulacji zwarć za pomocą programu ATPEMTP.
7
Content available Gas-flow computer with SBST
Mosdorf M., Grochowski K., Sosnowski J., Gawkowski P.
Pomiary Automatyka Kontrola
|
2012
|
R. 58, nr 7
665-667
EN
The paper deals with the problem of improving dependability in industrial embedded systems. This problem is considered in relevance to the developed gas flow computer. It is implemented around ARM microcontroller which performs complex measurements and calculations of gas flow with embedded software based self-test mechanisms (SBST) assuring fault detection and fault handling. These mechanisms do not interfere with the normal operation neither in time nor in space. The effectiveness of these approaches has been practically verified in specialised experiments.
PL
Ostatnio obserwuje się coraz większe zainteresowanie inteligentnymi urządzeniami pomiarowymi. Wykorzystują one bardzo wydajne mikroprocesory lub mikrokontrolery i złożone oprogramowanie. Urządzenia te zwykle pracują w środowisku przemysłowym lub otwartym terenie, gdzie są narażone na różne zakłócenia (elektromagnetyczne, termiczne, niestabilne zasilanie itp.). Stąd istotnym jest zapewnienie dużej wiarygodności ich pracy. Problem ten uwidocznił się w produkowanych przelicznikach gazu ziemnego [9]. Dane producenta wskazują na 8% problemów serwisowych (rozdz. 2). Autorzy podjęli się rozwiązania tego problemu poprzez opracowanie programowych mechanizmów autotestowania (SBST) zintegrowanych z oprogramowaniem operacyjnym urządzeń pomiarowych. Pozwalają one monitorować w sposób ciągły (rys. 1) poprawność pracy urządzenia (rozdz. 3). W szczególności wbudowano mechanizm kontroli poprawności i autonaprawy kodu przelicznika, obsługę sytuacji wyjątkowych, autotestowanie krytycznych procedur spreparowanymi zestawami danych itd. (rozdz. 3). Pozwalają one na detekcję zarówno błędów przemijających (i ograniczone ich tolerowanie) jak i błędów trwałych. Efektywność tego rozwiązania została zweryfikowana przy wykorzystaniu techniki symulacji błędów ([1, 3]) oraz generowanie logów operacyjnych i liczników zastosowanych w nowym prototypie przelicznika. W porównaniu z innymi przelicznikami gazu osiągnięto istotną poprawę wiarygodności (rozdz. 4). Przedstawione mechanizmy mogą być zastosowane również w innych urządzeniach z mikrokontrolerami.
8
Content available Symulacja błędów przemijających w mikrokontrolerze satelitarnym
Iwiński M., Sosnowski J.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 8
822-824
PL
W wielu zastosowaniach mikrokontrolerów należy brać pod uwagę wpływ na ich pracę błędów przemijających (zakłócenia elektromagnetyczne, promieniowanie kosmiczne itp.). Artykuł przedstawia metodę badania odporności na błędy przemijające w mikrokontrolerach. Bazuje ona na opracowanej platformie symulatora sprzężonego z obiektem badanym poprzez interfejs RS232C. Technika ta została zweryfikowana w badaniu mikrokon-trolera przeznaczonego do sterowania zasilaniem pokładowym satelity. W artykule przedstawiono wyniki eksperymentów oraz wskazano możliwości programowego zwiększania odporności na błędy.
EN
In many microcontroller applications the impact of transient faults (electromagnetic disturbances, cosmic radiation, etc.) on their operation has to be taken into account. The paper presents a new methodology of testing transient fault robustness in microcontrollers. It is based on the developed fault injection platform which is coupled to the tested object via RS 232C interface. A tested object (microcontroller) cooperates with real or modelled environment (partially controlled by a simulator). This technique has been successfully applied to testing a microcontroller used for managing the satellite on-board power subsystem (solar cells, batteries, power accumulation and distribution), Many transient fault simulation experiments have been performed and their results interpreted. In particular, there has been analysed the impact of faults on correct control flow of the program. Some simple fault detection and error recovery mechanisms have been included in the considerations. The presented methodology can be easily extended for other microcontrollers and communication interfaces. Time and code overheads are negligible so the simulation results are quite realistic.
9
Content available Distributed approach for parallel exact critical path tracing fault simulation
Ivask E., Devadze S., Ubar R.
International Journal of Microelectronics and Computer Science
|
2010
|
Vol. 1, nr 2
165-174
EN
Distributed computing attempts to aggregate different computing resources available in enterprises and in the Internet for computation intensive applications in a transparent and scalable way. Fault simulation used in digital design flow for test quality evaluation can require a lot of processor and memory resources. To speed up simulation and to overcome the problem of memory limits in the case of very large circuits, a method of model partitioning and the procedure of parallel reasoning for several distributed simulation agents was proposed. The concept and implementation of web-based distributed system was introduced.
10
Content available remote Fail-bounded implementations of the numerical model predictive control algorithms
Gawkowski P., Lawryńczuk M., Marusak P., Sosnowski J., Tatjewski P.
Control and Cybernetics
|
2010
|
Vol. 39, no 4
1117-1134
EN
Methods of fault-hardening software implementations of the numerical Model Predictive Control (MPC) algorithms are discussed in the paper. In particular, Generalized Predictive Control (GPC) algorithms are considered. The robustness of these algorithms with respect to faults is crucial for process safety and economic efficiency, as faults may result in major control performance degradation or even destabilization. Therefore, fault-hardening of GPC algorithms is an important issue. The fault sensitivity of the non-fault-hardened algorithms implementations and the effectiveness of the fault hardening procedures are verified in experiments with a software implemented fault injector. These experiments refer to the control system of a chemical plant. Experience with fault simulations resulted in some methods of fault-hardening which are described in detail. Improvement of the dependability of the GPC algorithms is commented for each of the proposed fault-hardening mechanism.
11
Content available Środowisko do symulacji błędów w układach FPGA
Pisaniec K., Gawkowski P.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 8
645-647
PL
Z racji znacznego stopnia integracji współczesnych układów VLSI możliwości ich diagnostyki za pomocą tradycyjnych narzędzi są bardzo ograniczone. Wstrzykiwanie błędów umożliwia kompleksowe testowanie systemów komputerowych metodą symulacyjną. W artykule przedstawiono narzędzie automatyzujące symulowanie błędów w układach FPGA. Środowisko umożliwia eksperymentalną ocenę wiarygodności układów, pozwala obserwować i zaburzać sygnały z poziomu mikroarchitektury układu czy bloku sterowania. Badany układ w trakcie testu pracuje z pełną prędkością, co pozwala zminimalizować czas testowania.
EN
The paper presents JiTO - a new fault injection framework for dependability evaluation of FPGA-based systems modeled in HDL. JiTO consists of PC/Windows application and JFIM - hardware diagnostic block designed in VHDL (Fig. 1). JFIM implements and extends IEEE1149.1-1990 (JTAG) by new mechanisms of hardware breakpoints, internal signals acquisition, support for emulation of external devices, and fault injection (Figs. 1 and 2). It is FPGA-vendor independent. The target device in HDL has to be instrumented with JFIM - highly configurable architecture enables access to any location in a target device and many types of experiments. The device under test operates at normal clock frequency, which ensures high efficiency of the testing process. The whole experiment consists of 3 phases (Fig. 3). The first one is the experiment configuration: selection of state probes, workload for device, definition of test scenario for external interfaces of the target device, workload result definition, and definition of faults. The second phase is collecting probed states of device internal signals during undisturbed, referenced workload execution. The last phase is a series of executions with faults injected (at full device clock speed) - JiTO conducts them automatically, collects selected signal states after fault injection for further analysis and automatically classifies the fault impact on the examined system. Section 5 presents preliminary results of JiTO usage with some benchmarking applications on 8051 microcontroller implementation from Oregano Systems [7] (Tab. 1 and Fig. 4).
12
Zagrożenia bezpieczeństwa układów i systemów atakami technicznymi
Sosnowski J.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2008
|
R. 81, nr 10
989-994
PL
Przedstawiono problem zagrożeń naruszenia bezpiecznej pracy układów i systemów przez ataki techniczne. Pokazano ryzyko ataków opartych na różnych technikach przechwytywania informacji, przez kanały diagnostyczne oraz symulację błędów. Przedstawiono metody uodporniania się na te ataki. Artykuł może zainteresować projektantów i użytkowników systemów wymagających wysokiego poziomu bezpieczeństwa.
EN
The paper presents the problem of security failures in hardware and software due to technical attacks. The risk of loosing security is shown for attacks based on various techniques of collecting information using side channels related to diagnostics or fault simulation. Some techniques preventing these threats are described. The paper may attract designers and users of systems with high security requirements.
13
Zastosowanie układu FPAA do diagnostyki i testowania układów analogowych
Grzechca D., Golonek T.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 11
158-162
PL
W artykule przedstawiono możliwości, jakie oferuje analogowa matryca reprogramowalna do testowania specyfikacji projektowych. Pokazano procedurę, która z wykorzystaniem układu FPAA, pomaga zweryfikować zaprojektowane algorytmy. Układ FPAA symuluje w sposób funkcjonalny zachowanie obwodu analogowego, który pobudzony jest sygnałem sinusoidalnym o zmiennej częstotliwości. Na podstawie odpowiedzi amplitudowej układu, mogą być analizowane wybrane specyfikacje projektowe, w celach diagnostycznych. W pracy zamieszczono przykład symulacji dolnoprzepustowego filtru Butterwortha ósmego rzędu wraz z uzyskanymi wynikami badań. Naszkicowane podejście zbliża dziedzinę nauki zajmującą się testowaniem układów analogowych do praktyki inżynierskiej, dzięki temu opracowywane algorytmy mogą być bardziej skuteczne.
EN
The use of the reconfigurable analog array to specification driven test is discussed in the article. In order to verify any developed diagnosis algorithms in practical environment, we presents an application of a testing procedure for FPAA. The analog array simulates a functional behavior of the system and is driven by the AC sweep stimuli. Based on the amplitude response some features are measured that are to be used for system diagnosis. The simple 8th order LP filter is examined and the results are gathered in the article. The approach presented here seems to be very acurate for functional test validation due to its real world connection.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.