In this paper, we follow our generalisation of the cancellation algorithm described in our previous paper [A. Tomski, M. Zakarczemny, On some cancellation algorithms, NNTDM. 23, 2017, p. 101–114]. For f being a natural-valued function defined on ℕs , s ≥1 we remove the divisors of all possible values of ƒ in the points in which the sum of coordinates is less than or equal to n. The least non-cancelled number is called the discriminator Dƒ(n). We find formulas, or at least an estimation for this discriminator, in the case of a broad class of sequences.
PL
Kontynuujemy badania nad generalizacją algorytmu sitowego Browkina i Cao, [A. Tomski, M. Zakarczemny, On some cancellation algorithms, NNTDM. 23, 2017, p. 101–114]. Niech f będzie funkcją o wartościach w zbiorze liczb naturalnych, określoną na ℕs , s ≥1. Usuwamy dzielniki wszystkich możliwych wartości funkcji ƒ, w punktach, w których suma współrzędnych nie przekracza n. Najmniejszą niewykreśloną liczbę naturalną nazywamy dyskryminatorem Dƒ(n). W artykule uogólniamy pojęcie dyskryminatora. Znajdujemy jawne wzory lub oszacowania na dyskryminator dla szerokiej klasy ciągów.
This work shows a time-domain method for the discrimination and digitization of parameters of voltage pulses coming from optical detectors, taking into account the presence of electronic noise and afterpulsing. Our scheme is based on an FPGA-based time-to-digital converter as well as an adjustable-threshold comparator complemented with commercial elements. Here, the design, implementation and optimization of a multiphase TDC using delay lines shorter than a single clock period is also described. The performance of this signal processing system is discussed through the results from the statistical code density test, statistical distributions of measurements and information gathered from an optical detector. Unlike dual voltage threshold discriminators or constant-fraction discriminators, the proposed method uses amplitude and time information to define an adjustable discrimination window that enables the acquisition of spectra.
Artykuł prezentuje projekt niskomocowego komparatora przygotowanego dla potrzeb nadawania znaczników czasowych w wielokanałowym scalonym układzie odczytowym do detektorów paskowych. Przedstawione zostały: zarys analogowego układu front-end z dwutorowym przetwarzaniem, czynniki ograniczające dokładność wyznaczania znacznika czasowego oraz dokładny projekt 3-stopniowego komparatora zoptymalizowanego dla docelowej aplikacji.
EN
This paper presents the design of a low-power comparator for timestamping purposes in multichannel integrated circuit for silicon strip detectors’ readout. A brief introduction to an analog front-end electronics with two signal paths is presented. Moreover, issues regarding accuracy of timestamp determination and details of 3-stage comparator architecture are included.
4
Dostęp do pełnego tekstu na zewnętrznej witrynie WWW
W artykule zamieszczono opis systemu elektronicznego detektora Veto Wall, zadaniem którego jest wykrywanie tła w oparciu o szybką analizę topologiczno-czasową zderzeń wysokoenergetycznych protonów z gazem resztkowym i ściankami rury akceleratora HERA. Dokonano analizy funkcjonalnej poszczególnych części toru przetwarzania oraz przedstawiono charakterystyki przejściowe poszczególnych bloków w oparciu o badania statystyczne.
EN
Detailed description of an electronic system for Veto Wali detector is included. The aim of the system is background radiation detection. The detection process bases on time - topology analysis of collisions between high energy protons with residual gas and the walls of the HERA asccelerator pipe. Functional analysis of particular parts of processing channel was performed. The statistical results were presented as throughput characteristics of these bloks.
5
Dostęp do pełnego tekstu na zewnętrznej witrynie WWW
W pracy zawarto kompleksowy opis warstwy diagnostycznej systemu elektronicznego detektora Veto Wall opracowany w oparciu o model Elementarnego Bloku Funkcjonalnego. Przedstawiono strukturę i własności modelu oraz metodę projektowania. Zawarto również dyskusję charakterystycznych własności systemu elektronicznego Veto Wall i dokonano porównania otrzymanego projektu modelowego z istniejącym systemem.
EN
Full description of diagnostic system for Veto Wall detector bases on a new Elementary Functional Unit (EBF) model was presented. The design rules, structure and properties of the model were debated. The new suggested EFB model was compared with the existing one. Conclusions show the superiority of EFB model in terms of design time, costs, quality and reliability.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.