Wyniki wyszukiwania - BazTech

1

Laboratoryjny system cyfrowy programowany przez Ethernet oparty na magistrali SPI

Noga Krystyna Maria, Rabczuk Dorota

Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej

|

2019

|

Nr 65

111--114

PL

W artykule zaprezentowano cyfrowy system laboratoryjny oparty na magistrali SPI z mikrokontrolerem w roli urządzenia Master oraz różnymi urządzeniami Slave podłączonymi do magistrali (cyfrowy termometr, potencjometr, pamięć EEPROM, układ programowalny CPLD). Założeniem projektu jest stworzenie bazy sprzętowo-programistycznej dla rozwojowego systemu zdalnie sterowanego oraz programowanego przez Ethernet. Użytkownik przez stronę internetową ma możliwość wysłania żądania tcp/http dla urządzeń na magistrali SPI, a w odpowiedzi http otrzymuje informacje o stanie urządzeń. System jest przystosowany do zdalnego ładowania nowych wersji programu do pamięci mikrokontrolera po Ethernecie.

EN

The article presents a laboratory system based on SPI bus with a microcontroller as the Master device and various Slave devices connected to the Master over the SPI bus. The variety of digital devices with SPI interface enables the growth of the project. In the exemplary system several digital devices were used: a thermometer, an EEPROM memory, a potentiometer and a PLD structure. The PLD structure is chosen as Slave device on the bus to take advantage of its typical functionality: ability to perform fast arithmetical calculations. In order to inform of an alarm state the CPLD structure must use an external interrupt line to the microcontroller because Slave device cannot start a communication session over SPI bus. The microcontroller is chosen as Master device because it possesses various external interfaces especially Ethernet interface. The aim of the project is creating a remotely controlled system programmed over the Ethernet which can expand through connecting additional devices on the SPI bus and writing libraries for them. The Ethernet interface is used to load the microcontroller program over the Ethernet which gives the student the ability to remotely load and test the microcontroller software.

2

Active teaching and learning as a remedy for engineering education problems

Dębiec Piotr

Przegląd Elektrotechniczny

|

2019

|

R. 95, nr 11

1--4

EN

On examples of teaching introductory courses on digital design, the article summarizes four years of the author’s experience in using active teaching and learning methods in engineering education. The results of a number of pedagogical experiments showed that: 1) active strategies lead to higher attendance in lectures and a noticeable improvement in student performance; 2) reducing course content and slide presentations in favor of more active teaching style is greatly welcomed by students and has positive influence on learning outcomes; 3) “Concept Inventories” standards allow for defining the minimum course content and identifying gaps in conceptual understanding; and 4) a significant improvement of learning outcomes can be obtained using dedicated video mini-lectures available to students online.

PL

Na przykładzie dwóch przedmiotów podstawowych z dziedziny techniki cyfrowej artykuł podsumowuje cztery lata doświadczeń autora oraz stan obecnej wiedzy dotyczącej aktywnych metod nauczania inżynierskiego. Rezultaty przeprowadzonych eksperymentów wykazują, że: 1) strategie aktywne prowadzą do zwiększenia frekwencji wykładowej i polepszenia wyników egzaminacyjnych; 2) rezygnacja z prezentacji slajdów na rzecz form aktywnych spotyka się z bardzo dobrym przyjęciem studentów i wpływa korzystnie na osiągnięcie założonych efektów kształcenia; 3) wykorzystanie istniejących standardów „Concept Inventories” pozwala wykryć luki w zrozumieniu podstawowych koncepcji; 4) znaczną poprawę efektów uczenia się można uzyskać udostępniając studentom dedykowane przedmiotowi krótkie wykłady wideo.

3

Zorientowane na studenta nauczanie podstaw techniki cyfrowej

Dębiec P.

Przegląd Elektrotechniczny

|

2018

|

R. 94, nr 9

117--120

PL

W artykule omówiono wyniki eksperymentu dydaktycznego przeprowadzonego w latach 2015/16 – 2017/18 i dotyczącego nauczania podstaw techniki cyfrowej. W ramach eksperymentu znacząco zmieniono sposób prowadzenia wykładów poprzez zastosowanie szeregu nowoczesnych technik nauczania o udokumentowanej efektywności, z których najważniejsze to: 1) stymulowanie pozytywnej relacji student – nauczyciel, 2) wprowadzanie nowych pojęć w sposób indukcyjny, intrygujący i przeczący intuicji, 3) stosowanie formatywnych, anonimowych quizów, 4) stymulowanie nauczania wzajemnego studentów, 5) użycie nowych technologii do zbierania informacji zwrotnej. W rezultacie uzyskano znaczną poprawę frekwencji wykładowej oraz osiągnięć studentów. Przedstawione podejście może być pomocne w nauczaniu innych przedmiotów inżynierskich.

EN

The paper presents results of an educational experiment carried out in the academic years 2015/16 – 2017/18 and concerning teaching an introductory digital design course. In the experiment, a combination of effective research-based student-centered teaching methods were applied in lectures. These included: 1) stimulation of positive student–teacher relationship; 2) introduction of new concepts in inductive, intriguing, and counterintuitive ways; 3) adopting formative, anonymous quizzes; 4) stimulating peer instruction; and 5) use of new technologies to effectively gather student feedback. The new lecturing approach resulted in significant improvement of lecture attendance and student achievements measured by exam grades. The presented approach can benefit other engineering educators in similar courses.

4

Minimization of finite state machines by states merging

Salauyou V.

Measurement Automation Monitoring

|

2016

|

Vol. 62, No. 5

179--181

EN

The paper presents a method for minimization of finite state machines (FSMs) with unspecified values of output variables. The proposed method is based on merging of two states. In addition to reduction of the FSM states, the method also allows reducing the number of FSM transitions and FSM input variables. This method enables reducing the number of internal states of the initial FSM by 1.22 times on the average, and by 2.75 times on occasion. An average reduction of the number of FSM transitions makes up 1.32 times, and on occasion may amount to 2.27 times. The comparison of the method with the program STAMINA shows that the offered method allows decreasing the number of FSM transitions by 1.55 times on the average, and by 3.92 times on occasion.

5

Connectivity Solutions in Automated Trading

Popławski P.

International Journal of Electronics and Telecommunications

|

2015

|

Vol. 61, No. 4

403-408

EN

The study analyzes the architecture and deployment of direct market access (DMA) solutions for automated trading of securities. It provides an overview of automated trading systems including: trading floor architecture, trading environment connectivity, and DMA solutions. Among a range of factors influencing operational capacities, round-trip latency has been recognized as the key quality differentiator of an automated trading floor. The study identifies potential opportunity costs due to latency levels as a major driver of technological progress in trading in highly liquid market conditions.

6

Wielowejściowe bramki prądowe

Łuczak R., Rajewska M.

Elektronika : konstrukcje, technologie, zastosowania

|

2011

|

Vol. 52, nr 9

171-174

PL

W pracy ukazane są wybrane aspekty realizacji cyfrowych układów prądowych, a w szczególności nakład sprzętowy i pobierana moc. Podejmuje się próbę redukcji nakładu sprzętowego i mocy poprzez realizację wielowejściowych bramek prądowych. Zaproponowano budowę bramek wielowejściowych, realizujących te same funkcje logiczne, które dotychczas realizowano za pomocą kilku bramek. Pokazano zastosowanie nowych bramek, a w szczególności nowej dwuwejściowej bramki, realizującej funkcję logiczną NOR do implementacji funkcji wzorcowej typu T. Ponieważ algebra Bramek prądowych różni się od algebry Boole'a, gdyż poza stanami logicznymi "1" i "O", występuje stan logiczny "-1", minimalizację układów przeprowadza się z innymi technikami, wyszukując tzw. funkcji wzorcowych. Funkcja typu T jest jedną z nich. Jej realizacja sprzętowa wymagała dotychczas zastosowania dwóch bramek. Skutkiem stosowania bramek wielowejściowych jest znacząca redukcja nakładu sprzętowego i mocy pobieranej przez system CMCL (Current-Mode Current Logic), co jednocześnie wpływa na wzrost szybkości przetwarzania.

EN

In present paper the issues of the realisation of digital circuits of current-mode gates are presented. Especially the power consumption and large complexity of circuits were shown. The attempt of the reduction of both of adverse features, by the realisation of multi-input modules using for the synthesis of current-mode gates is taken. As a result of the research. the modification of modules was done. With new modules, the construction of multi-input current-mode gates, realising the same logical functions as several gates together before is possible. The new multi-input currenl-mode gates, aspecially the dual-input NOR gate for the hardware implementation of the T-type standard logical function is proposed. The algebra of current-mode gates is different than boolean. With logical states "O" and "1" the state "-1" occurs. The state "-1" makes possible to realise the T-type standard function by simple way. For the more reduction of the hardware complexity of the realization of this function, the application of a new current-mode gate is proposed. As effect of an application of new multi-input gates are a reduction of a power consumption and reduction of the hardware complexity of the current-mode digital system. The less complexity and power consumption cause the acceleration of the performance of digital circuits.

7

Analiza i synteza specjalizowanych układów modelowania i sterowania ruchem w transporcie

Kawalec P.

Prace Naukowe Politechniki Warszawskiej. Transport

|

2009

|

z. 68

3-149

PL

W pracy przedstawiono nowe podejście do projektowania specjalizowanych układów modelowania i sterowania ruchem w transporcie. Polega ono na zastosowaniu do tego celu języków opisu sprzętu HDL oraz programowalnych struktur logicznych. We wstępie pracy uzasadniono, że powrót do sprzętowej realizacji algorytmów modelowania sterowania pozwoli uzyskać znaczne przyśpieszenie działania układów oraz uzyskać poprawę wskaźników bezpiecznościowych i niezawodnościowych. Uwzględniając zasoby współczesnych struktur programowalnych, możliwa jest realizacja jednoukładowych sterowników lokalnych i obiektowych. Wskazano, że jak dotychczas, nowe metody analizy i syntezy układów cyfrowych nie znalazły swojego odzwierciedlenia w metodyce projektowania układów modelowania i sterowania ruchem w transporcie. W rozdziale 2 przedstawiono metody i narzędzia projektowania specjalizowanych układów cyfrowych. Po dokonaniu przeglądu programowalnych struktur logicznych, wskazano, że realizacja układów specjalizowanych w tych strukturach pozwala na połączenie zalet sprzętowych i programowych metod realizacji algorytmów sterowania i przetwarzania danych. Przedstawiono podstawowe cechy języków opisu sprzętu, wskazując na szczególną˛ przydatność języka VHDL do specyfikacji układów modelowania i sterowania ruchem w transporcie. Ponieważ obecnie brak jest systemu komputerowego projektowania jednego producenta, dokonano przeglądu pakietów wspomagania komputerowego, wybierając te, które, po zintegrowaniu, będą najlepszym systemem projektowania komputerowego. Dokonano przeglądu stanowisk uruchomieniowych dla prototypów układów. W rozdziale 3 przedstawiono metodykę projektowania specjalizowanych układów modelowania i sterowania ruchem w transporcie, obejmującą specyfikację, syntezę, implementację i prototypowanie tworzonych układów. Pokazano, że do specyfikacji takich układów szczególnie przydatne są grafy sterowania, w tym grafy hierarchiczne, natomiast specyfikacje˛ złożonych układów najlepiej przeprowadzać metodą strukturalną w postaci bloków hierarchicznych. Wskazano na konieczność stosowania mechanizmów automatycznej syntezy i implementacji układów specjalizowanych w strukturach FPGA. Przedstawiono proces weryfikacji prototypów układów na stanowiskach uruchomieniowych. Rozdział 4 poświęcony jest sprzętowym generatorom liczb pseudolosowych zbudowanych na LFSR-ach. Przedstawiono podstawowe metody generowania liczb losowych, wskazując na zalety rozwiązań sprzętowych. Wykorzystując generatory zbudowane na dwóch LFSR-ach opracowano i zbudowano szesnastokanałowy generator liczb pseudolosowych w strukturze FPGA. Na podstawie zbudowanego generatora wielokanałowego, opracowano sprzętowe generatory o zadanym rozkładzie. Szczegółowo omówiono generatory o rozkładach wykładniczym i normalnym. W rozdziale 5 przedstawiono układy arytmetyki stochastycznej, tworzące funkcjonalnie pełny zbiór. Szczególną uwagę˛ poświęcono budowie stochastycznych układów dzielących oraz komparatorów stochastycznych. Przedstawiono wyniki weryfikacji działania układów stochastycznych. Rozdział 6 poświęcony jest specjalizowanym układom modelowania i sterowania ruchem drogowym. Na przykładzie reprezentatywnych układów sterowników lokalnych, sterowników obszarowych oraz układów detekcji, klasyfikacji i przetwarzania danych o pojazdach, stosując opracowaną metodykę, pokazano proces projektowania specjalizowanych układów. Zastosowano specyfikację poszczególnych algorytmów z wykorzystaniem edytora grafów przejść automatów skończonych FSM, w postaci grafów hierarchicznych. Natomiast specyfikację całego układu przeprowadzono w edytorze schematów blokowych BDE, w postaci hierarchicznej struktury blokowej. Weryfikację poprawności zbudowanych algorytmów oraz poprawności ich specyfikacji przeprowadzono w postaci symulacji funkcjonalnej oraz symulacji czasowej. Otrzymane wyniki wykorzystania zasobów struktur FPGA oraz parametry czasowe i niezawodnościowe, w pełni potwierdziły celowość realizacji tych układów w postaci specjalizowanej. Dodatkowym argumentem przemawiającym za zastosowaniem opracowanej metodyki projektowania specjalizowanych układów modelowania i sterowania ruchem w transporcie, jest możliwość budowy sprzętowych modeli ruchu sterowanego na skrzyżowaniach, ciągach i obszarach miasta.

EN

The paper presents a new approach to designing of specialised traffic modelling and control systems in transport. It consists in application of hardware description languages HDL and programmable logical structures for the abovementioned purpose. The introduction of the paper substantiates that return to hardware realization of modelling of control algorithms will allow for significant acceleration of system operation, as well as for improvement of safety and reliability coefficients. Taking into consideration the resources of current programmable structures, it is possible to realise single-system local and object controllers. It has been indicated that so far, new methods of analysis and synthesis of digital systems have not been reflected in the methodology of designing of specialised traffic modelling and control systems in transport. Chapter 2 presents methods and tools of designing specialised digital systems. After conducting a review of program¬mable logical structures, it has been indicated that realization of specialised systems in these structures allows to combine hardware merits and program methods of realization of control and processing data algorithms. Basic features of hardware description languages have been presented indicating the significant usefulness of VHDL language for specification of traffic modelling and control systems in transport. Since currently there is a lack of computer design system of a single producer, a review has been conducted of computer support packages choosing only those which after integrating would be the best computer design system. Moreover, a review of start-up stations for system prototypes has been carried out. Chapter 3 presents a methodology of designing of specialised traffic modelling and control systems in transport, including specification, synthesis, implementation and prototyping of the created systems. It has been shown that for specification of such systems, control graphs are particularly useful, including hierarchical graphs, whereas specification of complex systems is best conducted by means of the structural method in the form of hierarchical blocks. The necessity of application of automatic synthesis mechanisms and implementation of specialised systems in FPGA structures has also been indicated. The verification process of prototypes of systems at start-up stations has been presented. Chapter 4 is devoted to hardware generators of pseudorandom numbers built on LFSRs. Basic methods of random numbers generation have been presented indicating the merits of hardware solutions. Making use of generators built on two LFSRs, 16-channel generator of pseudorandom numbers in FPGA structure has been designed and built. On the basis of the multi-channel generator, hardware generators of ordered distribution have been designed. The designed generators of exponential and normal distribution have been presented in detail. Chapter 5 presents the designed systems of stochastic arithmetic creating a functionally complete set. Special attention has been paid to building stochastic dividing sets and stochastic comparators. The results of verification of stochastic systems operation have been presented. Chapter 6 is devoted to specialised traffic modelling and control systems. The process of designing specialised systems has been shown on the example of representative local controller systems, area controllers, and detection, classification and vehicle data processing systems, with the application of the drawn-up methodology. Specification of particular algorithms has been applied with the use of editor of finite state machine FSM transition graphs, in the form of hierarchical graphs, whereas specification of the whole system has been conducted in the editor of block systems BDE, in the form of hierarchical block structure. Verification of the correctness of the algorithms built, as well as of the correctness of their specification, has been conducted both in the form of functional simulation and time simulation. The obtained results of the use of FPGA structure resources as well as time and reliability parameters have fully confirmed the functionality of realization of these systems in the specialised form. Additional argument in favour of the application of the drawn-up methodology of designing specialised traffic modelling and control systems in transport is the possibility of construction of hardware models of controlled traffic at crossroads, traffic routes and city areas.

8

Algorytmy i metody dwuprocesorowego sterowania precyzyjnym licznikiem czasu

Sondej T., Gołaszewski M.

Biuletyn Wojskowej Akademii Technicznej

|

2008

|

Vol. 57, nr 4

309-326

PL

W artykule przedstawiono projekt oprogramowania systemu wieloprocesorowego, składającego się z dwóch procesorów programowych Nios II firmy Altera i precyzyjnego licznika czasu o rozdzielczości około 80 ps. Pierwszy procesor odpowiedzialny jest za komunikację systemu przez interfejs Ethernet z aplikacją uruchamianą na komputerze PC. Drugi procesor steruje licznikiem czasu oraz zajmuje się obliczeniami statystycznymi w czasie wykonywania próby pomiarowej. W artykule przedstawiono również opis projektu sprzętowego oraz problem komunikacji pomiędzy procesorami w systemie wieloprocesorowym.

EN

This paper presents issues of designing and implementing soft ware for multiprocessor systems. Practical example consists of two soft core processors Nios II from Altera. Developed system is designed for control and data processing of precision timer counter with 80-ps resolution. The first processor runs as a server, providing communication and supervision of the system via the Internet. The second processor controls timer counter and performs statistical computation. Shared memory from FPGA resources is used to interchange data between processors.

9

Optymalizacja realizacji układowej hierarchicznych sieci Petriego

Stasiak A.

Pomiary Automatyka Kontrola

|

2007

|

R. 53, nr 5

108-110

PL

Projektowanie wysokiego poziomu systemów cyfrowych dotyczy szeregu aspektów związanych bezpośrednio z wybraną metodologią projektowania, modelem formalnym, algorytmami syntezy sprzętowej i programowej opisu behawioralnego. Rozważając sieci Petriego jako model formalny projektowanego systemu, szczególnie interpretowane hierarchiczne sieci Petriego, projektant ma do dyspozycji bogaty zbiór algorytmów analizy formalnej, metod syntezy programowej i sprzętowej. Jednak znane rozwiązania dotyczą przede wszystkim opisu zachowania funkcjonalnego sterowników logicznych, gdzie miejsce sieci reprezentuje logiczną operację przypisania poziomu '0' lub '1' do wyjścia układu (jeden bit lub wektor). Zauważalny jest jednak brak propozycji naukowych wspierających projektowanie systemu opisanego sieciami Petriego, gdzie w miejscu sieci realizowane są złożone instrukcje arytmetyczne lub logiczne. Przykładem sieci Petriego wspierającej w pełni projektowanie systemu sprzętowo-programowego jest siec PNHSDM (ang. Petri Net for Hardware So-ftware Digital Microsystem). Artykuł w sposób ogólny przedstawia model formalny sprzętowo-programowych sieci Petriego PNSHDM, skupiając się szczególnie na metodzie optymalizacji algorytmu syntezy sprzętowej sieci PNHSDM do reprogramowalnych układów FPGA. W pracy podjęto tematykę szeregowania zadań (ASAP, ALAP). Rozwiązano problem systemu przełączania sprzętowych modułów wykonawczych w kontekście planowanych do wykonania zadań. Wyznaczono wzór pozwalający na oszacowanie kosztów realizacji sprzętowej systemu przełączania, który zależny jest od liczby instancjacji i złożoności harmonogramowanej instrukcji.

EN

The high level designing concerns several aspects that are directly related to the designing methodology as well as formal model definition, hardware/software synthesis algorithms, etc. When a Petri nets are considered as a formal model of developing system, especially hierarchical interpreted Petri nets, then a designer has a lot of ready to use and very well documented algorithms dedicated for formal verification, hardware and software synthesis, transformations, etc. However, most of the know solutions for Petri nets concerns designing logic controllers, where a one net place implements simple assigning operation of logical state to the output. There is lack of solutions that use a Petri nets to formalize and describe really system, where a place implements complex algebraic or logic functions. A formal model based on Petri nets for hardware-software digital microsystems (PNHSDM) has been elaborated to eliminate this gap. This paper shortly describes PNHSDM model, but author have concentrate on optimization of hardware Petri nets synthesis algorithm that is responsible to translate functional description into VHDL-RTL language. This approach takes into consideration task scheduling (ASAP, ALAP), presents elaborated solution of switching system for PNHSDM Petri nets as well as provides static hardware cost estimations of the switching system.

10

Metody walidacji i weryfikacji specyfikacji funkcjonalnej mikrosystemu cyfrowego

Stasiak A., Skowroński Z.

Pomiary Automatyka Kontrola

|

2007

|

R. 53, nr 5

111-113

PL

Proces projektowy systemów cyfrowych, a w szczególności zintegrowanych sprzętowo-programowych mikrosystemów cyfrowych realizowanych z wykorzystaniem platformy SOPC, nie może być zakończony pomyślnie bez przeprowadzenia sprawdzenia i korekcji ewentualnych błędów projektowych. Do tego celu stosuje się metody walidacji zapisu specyfikacji funkcjonalnej zachowania systemu oraz metody weryfikacji funkcjonalnej projektowanego modelu. W artykule scharakteryzowano oraz omówiono opracowane na Uniwersytecie Zielonogórskim metody i oprogramowanie do walidacji i weryfikacji funkcjonalnej specyfikacji funkcjonalnej modelu opisanej sieciami Petriego.

EN

The design process of the today digital systems, especially integrated hardware-software digital microsystems for SOPC platform, can not be finalized successfully without the verification and debug process. To meet the product requirements, like: system functionality, system stability, time-to-market, project costs, etc; there has to be performed several validation and/or verification tasks to confirm the finale model behaviour with initial/input functional specification. This paper describes validation and verification methods as well as software/tools elaborated and developed at University of Zielona Góra, by the Computing and Engineering Department.

11

Model formalny sprzętowo-programowych systemów cyfrowych

Stasiak A., Skowroński Z.

Pomiary Automatyka Kontrola

|

2006

|

R. 52, nr 6 bis

17-19

PL

Projektowanie sprzętowo-programowych zintegrowanych systemów cyfrowych jest jedną z najnowszych i wciąż rozwijanych technologii projektowania systemów osadzonych. Innowacja polega na zmianie punktu decyzyjnego w procesie projektowym, tj. punktu podziału systemu na dwie części: sprzęt i program. Podczas procesu projektowego, który operuje na modelu pośrednim systemu, decyzja podziału jest opóźniana tak długo jak to możliwe. W chwili, gdy znane są wszelkie aspekty dotyczące wydajności i ograniczeń analizowanego systemu (takich jak: czas, koszty, interfejs wewnętrzny, i inne), wówczas możliwy jest właściwy podział systemu na część programową i sprzętową. Projektowanie heterogenicznych systemów z wykorzystaniem metodologii projektowania zintegrowanego, wymaga posługiwania się sformalizowanym, matematycznym modele formalnym, który jest pryzmatem budowy modelu pośredniego systemu. Artykuł prezentuje nowy model formalny bazujący na sieciach Petriego, dedykowany dla heterogenicznych systemów zintegrowanych.

EN

The hardware/software co-design is the one of a few newest and still under development design technologies dedicated for embedded systems. The innovation depends on change of the point decision in the design flow, which the design flow concerns system partitioning process. The partitioning decision is delayed as long as it is possible while processing decomposition operations on permanently integrated design. The decision is taken, when there are known all detailed data about possibilities and limitations of analyzed system, e.g.: time, costs, interconnections, etc. To design heterogonous system using hardware-software co-design methodology, there is required (good) formulated, mathematic model that describes complete system functionality, its properties and configuration. This paper presents a new formal model for hardware-software digital systems based on Petri nets.

12

Ocena wydajności procesorów wbudowanych w układy FPGA

Sondej T., Zagoździński L., Pełka R.

Biuletyn Wojskowej Akademii Technicznej

|

2006

|

Vol. 55, nr sp.

27-42

PL

W artykule przedstawiono ocenę wydajności sprzętowego (PowerPC) i programowego (MicroBlaze) procesora, wbudowanego w układ FPGA typu Virtex-4 firmy Xilinx. Uzyskane miary wydajności zestawiono z wynikami uzyskanymi dla procesorów autonomicznych typu ARM i DSP. Opisane szczegółowe porównanie procesorów wbudowanych w układ FPGA może pomóc projektantowi w wyborze sprzętowego lub programowego procesora dla różnych aplikacji oraz daje ogólną ich ocenę w porównaniu z procesorami autonomicznymi. Badania wydajności przeprowadzono na dwa sposoby: pierwszy dotyczył testów dla jednakowej częstotliwości pracy zegara (100 MHz) i różnych konfiguracji pamięci, natomiast drugi przeprowadzono dla częstotliwości maksymalnych.

EN

This paper describes a simple, yet effective and convenient method for evaluation of the computing performance of hard- and soft-processor (PowerPC and Micro-Blaze, respectively) embedded in Virtex-4 FPGA from Xilinx. Experimental results have been compared with standalone ARM and DSP microprocessors. Detailed comparison of the performance of both processors is presented to help designers to choose between the hard- and soft-processor in different applications. This comparison has been performed in twofold way: the PowerPC and Micro-Blaze cores have been tested at the same clock frequency (100 MHz) for some available configurations of the memory subsystem, and maximum performance factors of both cores have been measured using maximum clock speed.

13

Układy reprogramowalne dla potrzeb telekomunikacji cyfrowej

Łuba T., Zbierzchowski B., Zbysiński P.

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

|

2002

|

nr 5

321-329

PL

Przedstawiono nowe możliwości, jakie w projektowaniu sprzętu dają reprogramowalne i rekonfigurowalne struktury FPD. Omówiono znaczenie projektów wirtualnych oraz rekonfigurowalnych modułów do obliczeń komputerowych oraz rynek własności intelektualnej i jego ofertę dla potrzeb telekomunikacji cyfrowej (np. filtry cyfrowe, układy FFT itp.). Zaprezentowano najnowsze narzędzia syntezy logicznej dostępne w uniwersyteckich pakietach oprogramowania. W zakończeniu dokonano krytycznej analizy programów nauczania techniki cyfrowej w Polsce.

EN

Field Programmable Devices (FPD) are on the verge of revolutionizing digital designing in the manner that ASICs did nearly three decades ago. The paper presents IP core market which offers very high performance virtual components, particularly for digital telecommunication applications, e. g. digital filters, Fast Fourier transform Cores etc. Afterwards, modern logic synthesis algorithms, offered by university packages and their application in FPGA-based synthesis is demonstrated. Finally, the paper presents a critical review of logic and digital design methods actually represented in educational curricula programs in Poland.

14

Rola i znaczenie syntezy logicznej w technice cyfrowej układów programowalnych

Łuba T.

Elektronika : konstrukcje, technologie, zastosowania

|

2002

|

Vol. 43, nr 7/8

15-18

PL

Celem referatu jest promocja metod i narzędzi syntezy logicznej w aspekcie ich zastosowania w projektowaniu układów cyfrowych. W szczególności omówione są aktualnie badane metody syntezy układów wielopoziomowych i dekompozycji, które - jak wskazują wyniki eksperymentów technologicznych i komputerowych - prawdopodobnie zdominują implementacje układów logicznych w przyszłości. Podsumowaniem referatu jest krótki opis uniwersyteckich narzędzi komputerowej syntezy logicznej.

EN

Field Programmable Devices (FPD) are on the verge of revolution digital designing. This comes from the fact that FPDs have many advantages such as reduction in fevelopment time in-circuit reprogrammability and reconfigurabgility. Unfortunately, traditional logic synthesis methods are not suitable for implementation of complex circuits in constrained byilding blocks offered by CPLDs and FPGAs. The paper provides an overview of recent advances in logic algorithmic techniques for synthesizing digital circuits. Advantages of functional decomposition are demonstrated on "real life" examples. Particularly, an application of decomposition-based method in synthesis of sequential circuits using FPGAs with embedded memory blocks are presented. An appropriately chosen decomposition strategy may allow reducing the required memory size at the cost of additional logic cells for address modifier implementation. Afterwards, modern logic synthesis algorithms, offered by university packages and their application in FPGA-based synthesis is demonstrated. Finally, the paper presents a critical review of logic and digital design methods actually represented in educational curricula programs in Poland.