Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 2

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  Link Port
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Akwizycja danych z ADC z wykorzystaniem FPGA
PL
W referacie przedstawiono realizację toru akwizycji danych analogowych, w szczególności sterowania zespołami 6-kanałowych przetworników ADC w AD7656 Analog Devices za pośrednictwem układu FPGA z serii Spartan 3 Xilinx, omówiono procedury przesyłania danych z ADC do buforów w FPGA i ich konwersji oraz dalszej transmisji do procesora DSP Tiger SHARC Analog Devices. Cyfrowe reprezentacje analogowych sygnałów wejściowych ADC przesyłane są do FPGA za pośrednictwem trzech linii interfejsu szeregowego, kompatybilnych w warstwie fizycznej ze standardem SPI. Po przetworzeniu w FPGA dane przesyłane są do procesora DSP, przy udziale linii w standardzie LVDS. W referacie omówiono właściwości wymienionych standardów interfejsów, procedury sterowania ADC, algorytmy programu konfiguracyjnego FPGA oraz funkcje realizowane w tym układzie. Omówiono wyniki badań funkcjonalnych toru.
EN
The paper presents implementation of the analog data acquisition channel, in particular the control of a 6-channel ADC converter system of type AD7656 Analog Devices through the Xilinx Spartan 3 of series FPGA, discusses the procedure for sending data from the ADC to FPGA buffers, their conversion and further transmission to the DSP TigerSHARC Analog Devices. The measurement channel configuration is shown in Fig. 1. The digital representations of ADC analog input signals are sent to the FPGA via a three-lines serial interface (Fig. 2) at the physical layer compatible with the SPI standard. After processing in the FPGA, the data are sent to the DSP, with participation of the four-lines bus in the LVDS standard (Fig. 3). The paper presents the ADC properties (Fig. 5) as well as the interfaces applied in the channel (Figs. 3, 4, 8), the procedures for miscellaneous modes of the ADC data output (Figs.6, 7), the set of lines for the FPGA communication with its external circuits (Fig. 8), the time dependencies between operations implemented in the FPGA (Fig. 9), the FPGA configuration program algorithms (Fig. 10) and the functions implemented in this system. Selected results of the functional tests of the channel are discussed.
2
EN
In the paper the principles of functioning, a manner of realization and methods of research performed during configuration of a device enabling the connection of communication port Link Port of TigerSHARC [1, 3, 8] processor with another device communicating by means of SPI [4, 5] interface are presented. The discussed application was realized with use of Xilinx FPGA [6, 7] devices. Transmission in Link Port lines proceeds with utilization of differential signals (Fig. 1) while in SPI data are transferred through asymmetrical signaling lines (Fig. 2). The presented solution is completely original and provides the effective conversion of data among interfaces differing in the range of data format, amplitude and time parameters of interface signals as well as the speed of data transfer. The idea of data conversion among Link Port and SPI interfaces is presented in Fig. 3, the configuration of functional units accomplished on the basis of FPGA device is shown in Fig. 4. The procedures of investigating the configured device, constructed and tested during realization of the project, can be used for creation of other applications with use of FPGA devices.
PL
W artykule przedstawiono zasady funkcjonowania, sposób realizacji i metodykę badań prowadzonych w trakcie konfigurowania układu umożliwiającego połączenie portu komunikacyjnego procesora TigerSHARC z urządzeniem komunikującym się z wykorzystaniem interfejsu SPI. Omawiana aplikacja została zrealizowana z wykorzystaniem układu FPGA firmy Xilinx. Prezentowane rozwiązanie jest w pełni oryginalne i zapewnia efektywną konwersję danych pomiędzy interfejsami różniącymi się w zakresie formatu danych, parametrów amplitudowych i czasowych sygnałów interfejsowych, jak również szybkości transferu danych. Opracowane i sprawdzone w trakcie realizacji projektu procedury badania konfigurowanego układu mogą być wykorzystane w trakcie tworzenia innych aplikacji z wykorzystaniem układów FPGA.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.