PL
 |
EN
Ograniczanie wyników
Czasopisma help
  1. 13 Elektronika : konstrukcje, technologie, zastosowania
  2. 9 Przegląd Elektrotechniczny
  3. 6 International Journal of Microelectronics and Computer Science
  4. 6 Kwartalnik Elektroniki i Telekomunikacji
  5. 3 PAK
Więcej...
Autorzy help
  1. 6 Kmon P.
  2. 5 Gryboś P.
  3. 5 Pankiewicz B.
  4. 5 Szczygieł R.
  5. 5 Wójcikowski M.
Więcej...
Lata help
  1. 2 2023
  2. 2 2022
  3. 2 2018
  4. 1 2017
  5. 3 2016
Więcej...
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 53

Liczba wyników na stronie
first rewind previous Strona / 3 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  ASIC
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 3 next fast forward last
1
Content available remote Comparative analysis of low power implementation for AES algorithm in ARTIX 7 FPGA & ASIC
Manoj G., Roopa Jayasingh J., Divya P. S., Saravanan K.
Przegląd Elektrotechniczny
|
2023
|
R. 99, nr 6
23--26
EN
Encryption is a mandate in today’s information sharing based society. Various Algorithms have been proposed and used to implement encryption. The AES algorithm is one such encryption algorithm widely known for its faster encryption speeds and withstanding ability against cyberattacks. Its resilience comes from the fact that it can use 128 or 192- or 256-bit keys to encrypt 128, 192 or 256 bit plain text. The AES algorithm has been implemented in ASIC and FPGA to realize the best practices for the implementation of the algorithm for efficient usage. The power, area and timing analysis from both implementations have been compared to infer the best implementation strategy. The experimental results indicate that care has to be taken to reduce switching activity of signals which were observed to be the primary contributor of dynamic power consumption. Recommendations have been included to reduce signal switching power consumption during Logic BIST designs for the algorithm. The power analysis show that ASIC implementation of the AES algorithm would be much more beneficial in comparison to ARTIX 7 FPGA implementation.
PL
Szyfrowanie jest obowiązkiem w dzisiejszym społeczeństwie opartym na wymianie informacji. Zaproponowano i wykorzystano różne algorytmy do implementacji szyfrowania. Algorytm AES jest jednym z takich algorytmów szyfrowania, powszechnie znanym z większej szybkości szyfrowania i odporności na cyberataki. Jego odporność wynika z faktu, że może używać kluczy 128-, 192- lub 256-bitowych do szyfrowania zwykłego tekstu 128, 192 lub 256-bitowego. Algorytm AES został zaimplementowany w ASIC i FPGA, aby zrealizować najlepsze praktyki implementacji algorytmu w celu efektywnego wykorzystania. Porównano analizę mocy, obszaru i czasu z obu wdrożeń, aby wywnioskować najlepszą strategię wdrożenia. Wyniki eksperymentów wskazują, że należy zwrócić uwagę na zmniejszenie aktywności przełączania sygnałów, które były głównymi sprawcami dynamicznego poboru mocy. Uwzględniono zalecenia dotyczące zmniejszenia poboru mocy przy przełączaniu sygnału podczas projektowania logiki BIST dla algorytmu. Analiza mocy wykazała, że implementacja ASIC algorytmu AES byłaby dużo bardziej korzystna w porównaniu z implementacją ARTIX 7 FPGA.
2
CEZAMAT technical potential usage in organising the Quantum Computer Technology Laboratory
Kasprowicz Grzegorz, Wawrzyniak Zbigniew, Poźniak Krzysztof, Szmidt Jan, Sowiński Mikołaj, Kulik Paweł, Przywózki Tomasz, Kisiel Adam, Kornakov Georgy, Beck Romuald Bartłomiej, Wiśniewski Piotr, Knap Wojciech, Trzeciak Lech, Sypek Maciej, Nurczyk Piotr
Elektronika : konstrukcje, technologie, zastosowania
|
2023
|
Vol. 64, Nr 8
76--80
EN
CEZAMAT, the Centre for Advanced Materials and Technologies of the Warsaw University of Technology located in Warsaw, Poland, focuses on interdisciplinary research in advanced materials and technologies, collaborating with domestic and international part ners. CEZAMAT’s research spans a broad spectrum of advanced materials and technologies, including nanomaterials, advanced composites, functional, energy, environmental, and biomedical materials, and a quantum computing laboratory to facilitate qu antum computer technology development. CEZAMAT’s Quantum Technology Hub initiative seeks to create a hub for quantum computer infrastructure development. This endeavour involves collaboration, organisation, and coordination among research te ams and industrial partners, focusing on innovative technologies and strategic solutions. The centre thrives on interdisciplinary collaboration, working closely with scientists from other Polish institutions and publishing in esteemed academic journals.
PL
CEZAMAT, Centrum Zaawansowanych Materiałów i Technologii Politechniki Warszawskiej zlokalizowane w Warszawie, koncentruje się na interdyscyplinarnych badaniach w zakresie zaawansowanych materiałów i technologii, współpracując z partnerami krajowymi i mię dzynarodowymi. Badania CEZAMAT obejmują szerokie spektrum zaawansowanych materiałów i technologii, w tym nanomateriały, zaawansowane kompozyty, materiały funkcjonalne, energetyczne, śro dowiskowe i biomedyczne, a także laboratorium obliczeń kwantowych wspierające rozwój technologii komputerów kwantowych. Inicjatywa Quantum Technology Hub CEZAMAT ma na celu stworzenie centrum rozwoju infrastruktury komputerów kwantowych. Przedsięwzięcie to obejmuje współpracę, organizację i koordynację między zespołami badawczymi i partnerami przemysłowymi, koncentrując się na inno wacyjnych technologiach i rozwiązaniach strategicznych. Centrum stawia na współpracę interdyscyplinarną, ściśle współpracując z naukowcami z innych polskich instytucji i publikując w cenionych czasopismach akademickich.
3
10 Years Anniversary of Solid-State Circuits Society Chapter Poland
Kasiński Krzysztof, Gryboś Paweł, Kmon Piotr, Kłeczek Rafał
Elektronika : konstrukcje, technologie, zastosowania
|
2022
|
Vol. 63, Nr 11
46--57
EN
This paper presents the origins and evolution of IEEE Solid-State Circuits Society Chapter Poland established in 2013 by a group of microelectronic professionals and academics. During the years of its activity, the chapter officers managed to organize many interesting, microelectronics-focused seminars, courses, and lectures delivered by renowned people, often authoring the books used during the education of the new generation of circuit designers. A big success was an organization of the European Solid-State Circuits Conference / European Solid-State Device Research (ESSCIRC / ESSDERC 2019) conference in Kraków, an event that was warmly received by the majority of participants and steering committee of this most prominent microelectronics-focused conference organized yearly since more than 50 years. The establishment of the chapter helped grow the microelectronics industry and academia activities in Poland.
PL
Artykuł prezentuje początki i rozwój polskiego oddziału (Chapter) IEEE Solid-State Circuits Society założonego w 2013 roku przez grupę profesjonalistów i wykładowców akademickich. Przez lata swojej aktywności, oddział zdołał zorganizować wiele interesujących wykładów, seminariów i kursów zorientowanych na mikroelektronikę. Wydarzenia te były często prowadzone przez znane osobistości, często autorów pozycji literaturowych wykorzystywanych do edukacji nowej generacji projektantów układów scalonych. Wielkim sukcesem była organizacja w Krakowie konferencji European Solid-State Circuits Conference/European Solid-State Device Research (ESSCIRC/ESS - DERC 2019). Wydarzenie to odbiło się bardzo pozytywnym echem w środowisku, wśród zarówno jej uczestników jak i komitetów organizacyjnych tej najważniejszej europejskiej konferencji ukierunkowanej na mikroelektronikę, organizowanej corocznie od ponad 50 lat. Założenie oddziału pomogło rozwinąć zarówno przemysł jak i działalność akademicką w dziedzinie mikroelektroniki w Polsce.
4
Content available remote A new brain dedicated PET scanner with 4D detector information
Gonzalez-Montoro Andrea, Barbera Julio, Sanchez David, Mondejar Alvaro, Freire Marta, Diaz Karel, Lucero Alejandro, Jimenez-Serrano Santiago, Alamo Jorge, Morera-Ballester Constantino, Barrio John, Cucarella Neus, Ilisie Victor, Moliner Laura, Valladares Celia, Gonzalez Antonio J., Prior John, Benlloch Jose M.
Bio-Algorithms and Med-Systems
|
2022
|
Vol. 18, no. 1
107--119
EN
In this article, we present the geometrical design and preliminary results of a high sensitivity organspecific Positron Emission Tomography (PET) system dedicated to the study of the human brain. The system, called 4D-PET, will allow accurate imaging of brain studies due to its expected high sensitivity, high 3D spatial resolution and, by including precise photon time of flight (TOF) information, a boosted signal-to-noise ratio (SNR). The 4D-PET system incorporates an innovative detector design based on crystal slabs (semi-monolithic) that enables accurate 3D photon impact positioning (including photon Depth of Interaction (DOI) measurement), while providing a precise determination of the photon arrival time to the detector. The detector includes a novel readout system that reduces the number of detector signals in a ratio of 4:1 thus, alleviating complexity and cost. The analog output signals are fed to the TOFPET2 ASIC (PETsys) for scalability purposes. The present manuscript reports the evaluation of the 4D-PET detector, achieving best values 3D resolution values of < 1,6 mm (pixelated axis), 2.7±0.5 mm (monolithic axis) and 3.4±1.1 (DOI axis) mm; 359 ± 7 ps coincidence time resolution (CTR); 10.2±1.5 % energy resolution; and sensitivity of 16.2% at the center of the scanner (simulated). Moreover, a comprehensive description of the 4D-PET architecture (that includes 320 detectors), some pictures of its mechanical assembly, and simulations on the expected image quality are provided.
5
Content available Capacitive MEMS accelerometer with apen-loop switched-capacitor readout circuit
Szermer Michał, Amrozik Piotr, Zając Piotr, Maj Cezary, Napieralski Andrzej
International Journal of Microelectronics and Computer Science
|
2018
|
Vol. 9, nr 4
142--148
EN
MEMS are one of the fastest developing branch in microelectronics. Many integrated sensors are widely used in smart devices i.e. smartphones, and specialized systems like medical equipment. In the paper we present the main parts of a system for measuring human movement which can be used in human balance disorder diagnosis. We describe our design of capacitive accelerometers and dedicated switched capacitor readout circuit. Both will be manufactured as separate chips in different technological processes. The principle of operation, schematics and layouts of all parts of the system are presented. Preliminary simulations show that the proposed designs are applicable for the considered medical device.
6
Systemy elektroniczne dla toru odczytu danych w eksperymencie CBM
Gumiński M., Zabołotny W., Byszuk A., Kasprowicz G., Poźniak K., Romaniuk R., Kasiński K., Szczygieł R., Otfinowski P., Kłeczek R., Zubrzycka W.
Elektronika : konstrukcje, technologie, zastosowania
|
2018
|
Vol. 59, nr 5
8--17
PL
CBM jest nowym eksperymentem fizyki wysokich energii (HEP) budowanym w celu badania stanów materii o bardzo dużej gęstości. Artykuł przedstawia budowę i rozwiązania technologiczne systemu akwizycji danych (DAQ), ze szczególnym uwzględnieniem rozwiązań opracowanych przez autorów artykułu. Przedstawiono ogólną budowę systemu systemu detektorowego oraz systemu akwizycji danych. Omówiono platformę sprzętową używaną w eksperymencie, w tym dwa kluczowe elementy: specjalizowany układ scalony STS-XYTER2 oraz płytę AFCK zaprojektowaną wg. standardu μTCA. Przybliżono zagadnienia związane z transmisją danych: opracowany projekt wsadu dla układów FPGA, protokoły transmisji danych, algorytm sortowania próbek oraz oprogramowanie sterujące torem odczytu. Nakreślono również planowane prace oraz kierunki rozwoju projektu łącznie z czynnikami motywującymi zmiany.
EN
CBM is a new high energy physics (HEP) built to study new states of matter of very high density. Article presents architecture and design features of data acquisition (DAQ) chain, with special consideration given to author’s achievements. General architecture of detector and data acquisition systems was outlined. Hardware platform of the experiment was presented, including key elements: STS-XYTER2 chip and μTCA compliant AFCK board. Various topics related to data transmission were depicted: FPGA design, data transmission protocols, data sorting algorithm and software used to control the DAQ chain. Finally, plans of future work are mentioned together with decisive factors.
7
Content available Capacitive MEMS accelerometer with open-loop switched-capacitor readout circuit
Szermer M., Amrozik P., Zając P., Maj C., Napieralski A.
International Journal of Microelectronics and Computer Science
|
2017
|
Vol. 8, nr 4
139--145
EN
MEMS are one of the fastest developing branch in microelectronics. Many integrated sensors are widely used in smart devices i.e. smartphones, and specialized systems like medical equipment. In the paper we present the main parts of a system for measuring human movement which can be used in human balance disorder diagnosis. We describe our design of capacitive accelerometers and dedicated switched-capacitor readout circuit. Both will be manufactured as separate chips in different technological processes. The principle of operation, schematics and layouts of all parts of the system are presented. Preliminary simulations show that the proposed designs are applicable for the considered medical device.
8
Content available Specjalizowane hybrydowe sterowniki dla zastosowań w urządzeniach elektrycznych i technice świetlnej
Gondek J., Kordowiak S., Mysiński W.
Poznan University of Technology Academic Journals. Electrical Engineering
|
2016
|
No. 88
411--419
PL
Technologie: hybrydowa i monolityczna układów scalonych umożliwiają opracowanie i wykonanie w zminiaturyzowanej postaci specjalizowanych sterowników, które znajdują zastosowanie w wielu aplikacjach w sprzęcie elektronicznym i oświetleniowym. Zintegrowane sterowniki pozwalają na budowę szeregu urządzeń takich jak przetwornice napięcia, układów do generacji wysokich napięć, zasilaczy do świetlówek i lamp LED, a także elektronicznych transformatorów, regulatorów obrotów silnika, narzędzi elektrycznych itp. [1, 2, 3, 8].
EN
The paper contains the result of research work carried out in Private Institute of Electronic Engineering together witch Cracow University of Technology. The works were dedicated for elaboration new application specific hybrid drivers for electrical devices and light engineering, thick-film technology were used.
9
Moore, More than Moore, Systemy heterogeniczne, IoT, Industry 4.0: Metodologia, Narzędzia projektowania, Integracja 3D : ograniczenia, wyzwania i droga rozwoju Technologii Elektronicznych
Janczyk G.
Elektronika : konstrukcje, technologie, zastosowania
|
2016
|
Vol. 57, nr 8
69--74
PL
Prace prowadzone w Zakładzie Projektowania układów Scalonych i Systemów Instytutu Technologii Elektronowej w warszawie (ITE-Z09) obecnie obejmują wiele obszarów badawczych pokrywających szerokie spektrum zagadnień procesu opracowywania, realizacji i testowania układów scalonych, modułów jak np. układy odczytowe, przetwarzania danych, komunikacyjne, całych urządzeń jak np. urządzenia szyfrujące i całych systemów jak np. sieci czujnikowe czy inne, zaawansowane systemy sterowania i kontroli dla przemysłu. Niniejsze opracowanie ma na celu przybliżenie czytelnikowi profilu działalności Zakładu w szerszym kontekście prowadzonej w Instytucie ITE krajowej i międzynarodowej współpracy oraz w świetle obserwowanych obecnie trendów rozwoju technologii elektronicznych. Daje to szeroki obraz współtworzonej w Instytucie metodologii opracowywania produktu obejmujący zarówno zagadnienia prowadzenia procesu projektowania, fizyczna integrację jak i stosowane narzędzia komputerowe i interakcje z klientem przemysłowym lub naukowo-badawczym.
EN
The Department of Integrated Circuits and systems Design (ITE-Z09) conducts basic and applied research in broad range of the design topics in the field of integrated circuits (IC’s) like readout electronics; specialized modules for communication and encryption; functional systems like sensor networks; development of design and application focused on industrial control systems implementation. This paper presents competences of the Department based on the engineering tradition of ITE Institute. This paper is focused on past and contemporary research activities and achievements of the Department profiting from good international cooperation with European research centers and industrial leaders in the field of microelectronics design and applications development. Perspectives and concepts have been also presented and discussed.
10
Akcelerator predykcji wewnątrzramkowej H.264 do kompresji obrazu w sensorach wizyjnych
Kłosowski M., Pankiewicz B., Wójcikowski M.
Elektronika : konstrukcje, technologie, zastosowania
|
2016
|
Vol. 57, nr 10
43--46
PL
W komunikacie przedstawiono konfigurowalny cyfrowy akcelerator predykcji wewnątrzramkowej przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje predykcję typu „intra” dla makrobloków luminancji o wymiarach 4×4 i 16×16. Akcelerator wstępnie zaimplementowano w układzie FPGA, gdzie został on pomyślnie zweryfikowany, a następnie zaimplementowano go w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze. Funkcjonalność akceleratora została szczegółowo opisana w komunikacie. System testujący został zoptymalizowany do współpracy z programem x.264 pracującym pod kontrolą systemu operacyjnego Linux i jest przeznaczony do sprzętowej akceleracji kompresji wideo w standardzie HD. Ze względu na niewielki pobór mocy oraz małą powierzchnię rdzenia opisany akcelerator może łatwo zostać zintegrowany z sensorem wizyjnym.
EN
In the paper a customizable digital intra-prediction accelerator for the H.264 video compression encoder has been described. The accelerator performs 4×4 and 16×16 luma macroblock prediction. The accelerator was initially implemented in the FPGA, where it has been successfully verified and then it has been implemented in an ASIC using the 90 nm UMC technology. Detailed test results of the accelerator ASIC were compared to other results available in the literature. Functionality of the accelerator has been described in detail in the paper. The testing system has been optimized for easy integration with the x.264 encoder software running under Linux OS and is devoted to accelerate HD video compression. Due to the low power consumption and a small area of the core described accelerator can be easily integrated with the video sensor.
11
Content available remote Modelowanie struktury potokowej przetworników analogowocyfrowych
Suszyński R.
Przegląd Elektrotechniczny
|
2015
|
R. 91, nr 9
174-177
PL
W artykule omówiono szybki i wiarygodny sposób weryfikacji projektowanej struktury potokowego przetwornika analogowocyfrowego, z wykorzystaniem reprogramowalnych układów analogowych FPAA AN221E04 do konfiguracji i kolejnych rekonfiguracji opracowywanego układu mieszanego. Dzięki zastosowaniu układów reprogramowalnych wstępny projekt może być wielokrotnie modyfikowany, implementowany w rzeczywistym układzie analogowym i ponownie badany. Pomiary przetwornika pozwalają na ocenę uzyskanych parametrów i iteracyjne poprawienie projektu w celu uzyskania pożądanych właściwości przetwornika.
EN
A modeling and prototyping method for designing pipelined analog-to-digital converter has been presented in the paper. The method is based on implementation of field programmable analog arrays to configure and reconfigure mixed signal systems. A improved pipelined ADC with 1,5 stages has been used as an example. The circuit characteristics have been measured and then structure of the converter has been reconfigured to satisfy input specifications.
12
Content available remote Akcelerator transformacji DCT do kompresji obrazu w sensorach wizyjnych
Kłosowski M., Pankiewicz B., Wójcikowski M.
Przegląd Elektrotechniczny
|
2015
|
R. 91, nr 9
97-100
PL
W komunikacie przedstawiono konfigurowalny cyfrowy akcelerator transformacji DCT przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje także odwrotną transformację DCT oraz kwantyzację i dekwantyzację. Akcelerator początkowo zaimplementowano w układzie FPGA. Został on pomyślnie zweryfikowany, a następnie zaimplementowany w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze. Funkcjonalność akceleratora została szczegółowo opisana w komunikacie. System testujący został zoptymalizowany do współpracy z programem x.264 pracującym pod kontrolą systemu Linux i jest przeznaczony do sprzętowego wspierania kompresji wideo w standardzie HD. Ze względu na niewielki pobór mocy oraz małą powierzchnię rdzenia opisany akcelerator może łatwo zostać zintegrowany z sensorem wizyjnym.
EN
In the paper a customizable digital Discrete Cosine Transform accelerator for the H.264 video compression standard has been described. The accelerator also performs the inverse DCT, quantization and dequantization. The accelerator was initially implemented in the FPGA. It has been successfully verified, then implemented in an ASIC using the 90 nm UMC technology. Detailed test results of the accelerator ASIC were compared to other results available in the literature. Functionality of the accelerator has been described in detail in the paper. The testing system has been optimized for easy integration with the x.264 encoder software running under Linux OS and is devoted to accelerate HD video compression. Due to the low power consumption and a small area of the core described accelerator can be easily integrated with the video sensor.
13
Content available System of biomedical signal measurement for psychological profiling of soldiers
Różanowski K., Lewandowski J., Kleczkowski J., Sondej T.
International Journal of Microelectronics and Computer Science
|
2015
|
Vol. 6, nr 4
148--151
EN
We present a project of a system of biological signal measurement for psychological profiling of soldiers. The system consists of specialized modules divided into measurement, communications, and powering blocks. The individual devices of the system communicate with one another thorough a dedicated protocol based on the CAN bus interface. The measurement system was designed as a portable, battery-powered device that could be attached to clothing. Apart from hardware, the system comprises a number of desktop and server applications. For data processing and storage, a number of dedicated applications were designed ranging from server applications to mobile user applications. In the article, we review mechanisms that employ genetic algorithms for a determination of the set of traits of an optimal psychological profile. Moreover, we describe ways of remote transmission of information to data bases with the use of the GPRS system. The presented system is designed as a specialized SOC integrated circuit.
14
Content available remote Cyfrowy akcelerator wybranych modułów standardu kompresji wideo H.264
Kłosowski M., Pankiewicz B., Wójcikowski M.
Przegląd Elektrotechniczny
|
2014
|
R. 90, nr 9
54-57
PL
W artykule przedstawiono konfigurowalny cyfrowy akcelerator estymacji ruchu przeznaczony dla enkodera wideo standardu H.264. Akcelerator został zaimplementowany w technologii FPGA oraz w układzie ASIC w technologii UMC 90 nm. Obie implementacje zostały zweryfikowane, a szczegółowe wyniki pomiarów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze propozycjami. System został zoptymalizowany do współpracy z oprogramowaniem x.264 i jest przeznaczony do sprzętowego wspierania kompresji wideo.
EN
In the paper a configurable digital motion estimation accelerator for H.264 video compression standard has been described. The accelerator has been implemented in the FPGA and then in the ASIC using the 90 nm UMC technology. These two implementations were successfully verified. Detailed measurement results have been compared with results presented in some papers in the topic of video compression. The system has been optimized for easy integration with x.264 encoder software and is devoted to accelerate video compression.
15
Content available remote A reconfigurable electrical stimulator for the needs of multichannel neurobiological experiments
Kmon P., Drozd A.
International Journal of Microelectronics and Computer Science
|
2014
|
Vol. 5, nr 3
87--91
EN
The article presents a project of an output stage of the system designed for electrical stimulation of neural cells. The construction proposed is based on an operational amplifier working in a configuration of adjustable current source and is dedicated to the multichannel integrated electronic system destined for neurobiological experiments. The system has been tested in the CMOS 180nm technology and is characterized by a wide range of changes in stimulation currents (3 current ranges: 2 μA, 10 μA, 200 μA), high output impedance (above 20 MΩ), as well as a wide range of an output voltage ± 1.45 V for a ± 1.65 V supply voltage). The stimulator can generate different current patterns thanks to RAM and stimulator control logic employed. The work presents results of the simulations that concern both the scope of adjustments of stimulation currents and their mismatches between stimulation channels. The exemplary current waveforms are also shown.
16
Content available CMOS Readout Circuit Integrated with Ionizing Radiation Detectors
Szymański A., Obrębski D., Marczewski J., Tomaszewski D., Grodner M., Pieczyński J.
International Journal of Electronics and Telecommunications
|
2014
|
Vol. 60, No. 1
117-124
EN
This paper describes the work performed in ITE on integration in one CMOS chip the ionizing radiation detectors with dedicated readout electronics. At the beginning, some realizations of silicon detectors of ionizing radiation are presented together with most important issues related to these devices. Next, two developed test structures for readout electronics are discussed in detail together with main features of non-typical silicon proces deployed.
17
Content available remote Sterownik sprzętowy do wielokanałowego ultradźwiękowego systemu wykrywania przeszkód
Gołda A., Kocanda P., Kos A.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 10
100-102
PL
Celem tego artykułu jest zaprezentowanie układu scalonego zaprojektowanego jako element systemu nawigacyjnego dla osób niewidomych w ramach projektu MOBIAN. Jako efekt pracy i konsultacji z niewidomymi powstał prototyp urządzenia nawigacyjnego informującego użytkownika o przeszkodach znajdujących się przed nim. Urządzenie będące pomocą dla niewidomych w poruszaniu się powinno być niewielkie i wygodne. Dlatego też zdecydowano się na zastąpienie elementów dyskretnych części układu wykrywającego przeszkody jednym dedykowanym układem scalonym. Układ ten jest sterownikiem obsługującym przetworniki ultradźwiękowe służące do wykrywania przeszkód. W artykule omówiono budowę sterownika i przedstawiono jego funkcjonalność.
EN
The aim of this paper is to present an integrated circuit designed as element of navigation system for blind people realized as part of MOBIAN project. As an effect of cooperation and consultations with the blind the prototype of navigation device, informing user about obstacles was made. Device that is supposed to be helpful for blind people in moving around ought to be comfortable and of a small size. That is why it was decided to replace discrete elements of obstacle detection circuit with one application scpecific integrated circuit. This IC is a driver for ultrasound transducers used for obstacle detection. In this paper structure and functionality of driver is described.
18
Content available remote ASIC Design Example of Complex SoC with FPGA Prototyping
Wójcikowski M., Pankiewicz B.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 10
156-158
EN
The paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system contains the custom UMC CMOS 130nm ASIC, designed from the FPGA prototypes.
PL
W artykule przedstawiono przykład projektu złożonego cyfrowego układu scalonego z wykorzystaniem prototypowania z użyciem układów FPGA. Wykonano dwa prototypy FPGA. Pierwszy z nich bazuje na gotowej płytce ewaluacyjnej zawierającej układ Xilinx Virtex-4, do której zaprojektowano dodatkową płytkę drukowaną. Drugi prototyp zawiera układ FPGA Xilinx XC4VLX60 wraz ze wszystkimi niezbędnymi komponentami. Końcowy projekt systemu zawiera układ ASIC wykonany w technologii CMOS 130nm firmy UMC.
19
Content available Analizy symulacyjne układów stymulacyjnych pod kątem wykorzystania w wielokanałowych układach scalonych
Kmon P., Drozd A.
Pomiary Automatyka Kontrola
|
2013
|
R. 59, nr 3
243--246
PL
W artykule dokonano przeglądu elektronicznych układów stymulacyjnych stosowanych do elektrycznej stymulacji komórek nerwowych. Pod uwagę brane były krytyczne parametry tych bloków w kontekście ich planowanej implementacji w wielokanałowym układzie scalonym. Są to m.in. rozrzuty prądów stymulacyjnych, pobór mocy tych układów, stopień komplikacji układowej czy też zajętość powierzchni krzemu. Przedstawione są podstawowe parametry i wymagania dotyczące układów stymulacyjnych oraz wyniki symulacyjne trzech powszechnie stosowanych architektur zaimplementowanych w technologii CMOS 180nm.
EN
The paper presents a review of stimulation circuits dedicated to multichannel implantable electrical stimulation of large population of neuronal cells. We take into account the main requirements of such circuits, i.e. spread of generated stimulation impulses from channel to channel, power and area consumption and architecture complexity. The paper contains analysis of the main problems that may be encountered while designing current sources able to both generating currents in a broad range and satisfying requirements referring to its output resistance, low output voltage, and uniformity of generated currents. Three most popular architectures of current stimulators are taken into consideration: solution with two independently controlled positive and negative currents and two solutions where one of the currents is generated as the copy of the second one. Simulations were carried out with use of the Cadence environment and the CMOS 180nm process was taken into account. The simulation results followed by the conclusions are presented at the end of the paper.
20
Content available Analiza szumowa kanału odczytowego przeznaczonego do wielokanałowych układów scalonych dedykowanych do eksperymentów neurobiologicznych
Kmon P., Otfinowski P.
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
|
2013
|
nr 1
21--23
PL
W artykule opisano budowę typowego kanału odczytowego wykorzystywanego do rejestracji sygnałów neurobiologicznych. Wskazano główne źródła szumów jakie występują w tego typu układach i zwrócono szczególną uwagę na metody ich minimalizowania. Prowadzona w artykule dyskusja bierze pod uwagę kluczowe parametry wpływające na odniesione do wejścia kanału odczytowego szumy, a mianowicie moc pobieraną przez kanał pomiarowy oraz zajmowaną powierzchnię krzemu. Uwzględnia przy tym typowy kanał odczytowy składający się z przedwzmacniacza napięciowego, układu próbkująco-pamiętającego i przetwornika analogowo-cyfrowego. Pobierana moc oraz zajętość powierzchni są niezmiernie istotne w odniesieniu do budowy wielokanałowego implantowanego układu scalonego przeznaczonego do rejestracji szerokiej gamy sygnałów neurobiologicznych. Artykuł zakończony jest opisem zrealizowanego układu scalonego, którego rozbudowana funkcjonalność pozwala na wykorzystanie go do rejestracji szerokiej gamy sygnałów neurobiologicznych.
EN
This paper presents the noise analysis of the main components of the typical recording channel dedicated to neurobiological experiments. Main noise contributors are emphasized and its noise minimization techniques are presented. Noise analysis considers the main recording channel parameters that may be crucial during multichannel recording system design. Authors also present the measurement results of the 8-channel integrated circuit dedicated to recording broad range of the neurobiological signals.
first rewind previous Strona / 3 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.