Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Sortuj według:

Ogranicz wyniki do:

Gate level thermal simulation of CMOS ICs with emphasis on switching power

Kłąb S., Napieralski A., De Mey G.

Elektronika : konstrukcje, technologie, zastosowania

2009

Vol. 50, nr 12

52-55

Thermal issues in today's VLSI circuits are under intensive research due to technology scaling and increasing power density. Nowadays, more than a half of IC failures is caused by exceeded heating of a semiconductor structure. Therefore, it is necessary to constantly develop accurate methods capable of predicting temperature profile inside the chip structure. We propose a model to obtain variation of temperature in digital CMOS ICs, resulting from dynamic power dissipation. A gate-level logic simulator prepared by authors is coupled with temperature calculation method based on analytical solution of the heat equation. Planar heat sources are represented by a finite area and images method is used to apply proper boundary conditions. Temperature and its influence on propagation delay is calculated in consecutive steps of a simulation. Use of logic simulation instead of circuit-level simulation enables us to save computation time. Moreover, the analytical solution does not have drawbacks specific for numerical methods, e.g. it is not needed to use a mesh. The proposed method let us also observe fast changing temperature variations and propagation delay fluctuations within a small range of time. Ring oscillator circuits were used to show proper operation of implemented software application. Simulations were made for a generic 90 nm technology using basic digital circuits.

Zjawiska cieplne we współczesnych układach VLSI wymagają intensywnych badań naukowych ze względu na postępującą miniaturyzację oraz rosnące gęstości mocy traconych w przyrządach. Szacuje się, iż ponad połowa uszkodzeń układów mikroelektronicznych jest powodowana przez nadmierne nagrzewanie struktury półprzewodnikowej. Z tego względu konieczne jest stałe rozwijanie metod pozwalających na oszacowanie profilu temperatury wewnątrz układu. Autorzy proponują model pozwalający określić zmiany temperatury w cyfrowych układach CMOS wywołane stratami dynamicznymi mocy. Został przygotowany symulator logiczny na poziomie bramek sprzężony z mechanizmem wyznaczania temperatury opartym na analitycznym rozwiązaniu równania transport ciepła. Źródła ciepła są ograniczane skończoną powierzchnią, a w celu wprowadzenia warunków brzegowych zastosowano metodę obrazów (ang. Mirror Images Metod). Temperatura oraz jej wpływ na czas propagacji stanów logicznych są znajdowane w kolejnych krokach symulacji. Prawidłowość pracy symulatora została zbadana z użyciem układów oscylatorów pierścieniowych. Symulacje przeprowadzono dla technologii 90 nm.

Symulacja elektro-termiczna cyfrowych układów scalonych CMOS w oparciu o analizę stanów logicznych oraz funkcje Green'a

Kłąb S.

Mikroelektronika i Informatyka : prace naukowe

2007

Z. nr 7

97-100

Artykuł prezentuje opracowaną przez autora metodę symulacji elektrotermicznej w oparciu o analizę zmian przebiegu stanów logicznych cyfrowego układu scalonego CMOS. Symulacja logiczna została połączona z wyznaczaniem wartości temperatury elementów układu z użyciem funkcji Greena. Założono, iż ciepło generowane jest w momentach, gdy stan logiczny na wyjściu bramki ulega zmianie z logicznego "0" na "1" i odwrotnie, co jest charakterystyczne dla układów scalonych CMOS. Przyjeto także, iż ze zminą temperatury wiążą się zmiany czasu propagacji poszczególnych elementów. Dodatkowo przeprowadzona została dyskusja uzyskanych rezultatów oraz zakresu stosowalności metody.