Wyniki wyszukiwania - BazTech

1

Low power dynamic comparator design in 90nm technology

Aneesh K., Divya P.S., Manoj G., Vijila Moses

Przegląd Elektrotechniczny

|

2023

|

R. 99, nr 8

161--164

EN

This work proposes a dynamic comparator design for biomedical signal acquisition. The circuit consumes 4.598uW of power and the propagation delay is found as 39.26ps.The offset voltage variation is 1.33mV, which is the best amongst contemporary designs. The design is simulated using 90nm CMOS scale technology. The designed circuitry of the system is having only 11 number of transistors which make the system more optimised for real time application. The layout area of the design is found as 20.76um2.The circuit is simple, linear and area efficient and this makes it suitable for low power applications.

PL

W tej pracy zaproponowano projekt dynamicznego komparatora do akwizycji sygnału biomedycznego. Obwód zużywa 4,598 uW mocy, a opóźnienie propagacji wynosi 39,26 ps. Zmienność napięcia przesunięcia wynosi 1,33 mV, co jest najlepszym wynikiem wśród współczesnych projektów. Projekt jest symulowany przy użyciu technologii skali CMOS 90 nm. Zaprojektowany obwód układu ma tylko 11 tranzystorów, co sprawia, że układ jest bardziej zoptymalizowany do zastosowań w czasie rzeczywistym. Powierzchnia układu projektu wynosi 20,76 um2. Obwód jest prosty, liniowy i efektywny powierzchniowo, dzięki czemu nadaje się do zastosowań o niskim poborze mocy.

2

Comparative analysis of low power implementation for AES algorithm in ARTIX 7 FPGA & ASIC

Manoj G., Roopa Jayasingh J., Divya P. S., Saravanan K.

Przegląd Elektrotechniczny

|

2023

|

R. 99, nr 6

23--26

EN

Encryption is a mandate in today’s information sharing based society. Various Algorithms have been proposed and used to implement encryption. The AES algorithm is one such encryption algorithm widely known for its faster encryption speeds and withstanding ability against cyberattacks. Its resilience comes from the fact that it can use 128 or 192- or 256-bit keys to encrypt 128, 192 or 256 bit plain text. The AES algorithm has been implemented in ASIC and FPGA to realize the best practices for the implementation of the algorithm for efficient usage. The power, area and timing analysis from both implementations have been compared to infer the best implementation strategy. The experimental results indicate that care has to be taken to reduce switching activity of signals which were observed to be the primary contributor of dynamic power consumption. Recommendations have been included to reduce signal switching power consumption during Logic BIST designs for the algorithm. The power analysis show that ASIC implementation of the AES algorithm would be much more beneficial in comparison to ARTIX 7 FPGA implementation.

PL

Szyfrowanie jest obowiązkiem w dzisiejszym społeczeństwie opartym na wymianie informacji. Zaproponowano i wykorzystano różne algorytmy do implementacji szyfrowania. Algorytm AES jest jednym z takich algorytmów szyfrowania, powszechnie znanym z większej szybkości szyfrowania i odporności na cyberataki. Jego odporność wynika z faktu, że może używać kluczy 128-, 192- lub 256-bitowych do szyfrowania zwykłego tekstu 128, 192 lub 256-bitowego. Algorytm AES został zaimplementowany w ASIC i FPGA, aby zrealizować najlepsze praktyki implementacji algorytmu w celu efektywnego wykorzystania. Porównano analizę mocy, obszaru i czasu z obu wdrożeń, aby wywnioskować najlepszą strategię wdrożenia. Wyniki eksperymentów wskazują, że należy zwrócić uwagę na zmniejszenie aktywności przełączania sygnałów, które były głównymi sprawcami dynamicznego poboru mocy. Uwzględniono zalecenia dotyczące zmniejszenia poboru mocy przy przełączaniu sygnału podczas projektowania logiki BIST dla algorytmu. Analiza mocy wykazała, że implementacja ASIC algorytmu AES byłaby dużo bardziej korzystna w porównaniu z implementacją ARTIX 7 FPGA.

3

Mathematical modeling of real time wind power density using the transformation technique

Divya P. S., Manoj G., John Catherine Grace, Lydia M.

Przegląd Elektrotechniczny

|

2022

|

R. 98, nr 4

33--35

EN

Wind power density function and cumulative density function are very essential for evaluating the region's wind resource capacity. To specify the wind speed density functions, six probability density functions are considered in this study. This study suggests a transformation technique to develop a wind power density model predominantly from well-known dfs, namely, the Weibull, Gamma, Burr, Dagum, Logistic and Log-Logistic. The wind power density and cumulative density functions are derived by means of the transformation technique for all the above mentioned distributions as well as the power density and cumulative density function curves are plotted. The maximum likelihood approach is used to estimate the parameters of various distributions. The Kolmogorov-Smirnov test, Anderson-Darling test, and Chi-Squared test are used to evaluate and compare the quality of the goodness of fit. A case study including wind speed data from multiple locations demonstrates the mathematical model in action. Among the six statistical distributions shown above, the Dagum probability density function looks to be the most consistent.

PL

Funkcja gęstości mocy wiatru i funkcja gęstości skumulowanej są bardzo istotne dla oceny potencjału zasobów wiatru w regionie. Aby określić funkcje gęstości prędkości wiatru, w niniejszym opracowaniu uwzględniono sześć funkcji gęstości prawdopodobieństwa. Niniejsze badanie sugeruje technikę transformacji służącą do opracowania modelu gęstości mocy wiatru głównie na podstawie dobrze znanych DFS, a mianowicie Weibulla, Gamma, Burra, Daguma, Logistic i Log-Logistic. Za pomocą techniki transformacji dla wszystkich w/w rozkładów wyprowadza się funkcje gęstości mocy wiatru i gęstości skumulowanej oraz wykreśla się krzywe gęstości mocy i funkcji gęstości skumulowanej. Do oszacowania parametrów różnych rozkładów stosuje się podejście największej prawdopodobieństwa. Do oceny i porównania jakości dopasowania stosuje się test Kołmogorowa-Smirnowa, test Andersona-Darlinga i test Chi-kwadrat. Studium przypadku obejmujące dane dotyczące prędkości wiatru z wielu lokalizacji pokazuje działanie modelu matematycznego. Spośród sześciu rozkładów statystycznych przedstawionych powyżej funkcja gęstości prawdopodobieństwa Daguma wydaje się być najbardziej spójna.

4

Analysis of FPGA accelerator architecture for Fast Statistical Convolutional Neural Network in real time Emotional Recognition System

Immanuel Samson J., Manoj G., Prince Shajin, Du John Victor H.

Przegląd Elektrotechniczny

|

2021

|

R. 97, nr 7

132--134

EN

Deep learning, an artificial intelligence area that emerged as a consequence of later developments in computerized innovation and the accessibility of data knowledge, has demonstrated its skill and adequacy in coping with complex learning problems that were previously unthinkable. (CNNs). Convolution neural network has shown the feasibility of emotional detection and acknowledging unique applications. In any case, concentrated processor activities and memory transfer speed are required, which causes general CPUs to fall short of achieving optimal execution levels. Following that, equipment quickening agents using General Processing Units (GPUs), Field Programmable Gate Array (FPGAs), and Application Specific Integrated Circuits (ASICs) were used to increase the throughput of CNNs. In addition, we include rules for improving the use of FPGAs for CNN speedup. The proposed algorithm is implemented on an FPGA platform, and results show that emotions regonition utterances of 1.25s are found in 1.85ms, consuming 85% of the resources. This illustrates the suitability of our approach for real-time Emotional Recognition device applications.

PL

Deep learning, dziedzina sztucznej inteligencji, która pojawiła się w wyniku późniejszych postępów w skomputeryzowanych innowacjach i dostępności wiedzy na temat danych, dowiodła swoich umiejętności i adekwatności w radzeniu sobie ze złożonymi problemami uczenia się, które wcześniej były nie do pomyślenia. Neuronowa sieć konwolucyjna wykazała wykonalność wykrywania emocji i rozpoznawania wyjątkowych zastosowań. W każdym razie wymagane są skoncentrowane działania procesora i szybkość transferu pamięci, co powoduje, że ogólne procesory nie osiągają optymalnych poziomów wykonania. W celu zwiększenia przepustowości CNN, zastosowano środki przyspieszające sprzętu, wykorzystujące jednostki przetwarzania ogólnego (GPU), programowalną macierz bramek (FPGA) i układy scalone specyficzne dla aplikacji (ASIC).. Proponowany algorytm jest zaimplementowany na platformie FPGA, a wyniki pokazują, że wypowiedzi regonacji emocji o długości 1,25s znajdują się w czasie 1,85 ms, co pochłania 85% zasobów. To ilustruje przydatność naszego podejścia do aplikacji urządzeń do rozpoznawania emocji w czasie rzeczywistym