PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 21

Liczba wyników na stronie
first rewind previous Strona / 2 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 2 next fast forward last
1
Content available Analog circuits specification driven testing by the means of digital stream and non-linear estimation model optimized evolutionarily
Golonek T., Chruszczyk Ł.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2020
|
Vol. 68, nr 6
1283--1299
EN
The method described in this work allows to determine the optimal distribution of pulses of digital signal as well as the non-linear mathematical model based on a multiple regression statistical analysis, which are specialized to an effective and low-cost testing of functional parameters in analog electronic circuits. The aim of this concept is to simplify the process of analog circuit specification validation and minimize hardware implementation, time and memory requirements during the testing stage. This strategy requires simulations of the analyzed analog electronic circuit; however, this effort is done only once – before the testing stage. Then, validation of circuit specification can be obtained after a quick, very low-cost procedure without time consuming computations and without expensive external measuring equipment usage. The analyzed test signature is a time response of the analog circuit to the stream of digital pulses for which distributions were determined during evolutionary optimization cycles. Besides, evolutionary computations assure determination of the optimal form and size of the non-linear mathematical formula used to estimate specific functional parameters. Generally, the obtained mathematical model has a structure similar to the polynomial one with terms calculated by means of multiple regression procedure. However, a higher ordered polynomial usage makes it possible to reach non-linear estimation model that improves accuracy of circuit parametric identification. It should be noted that all the evolutionary calculations are made only at the before test stage and the main computational effort, for the analog circuit specification test design, is necessary only once. Such diagnosing system is fully synchronized by a global digital signal clock that precisely determines time points of the slopes of input excitation pulses as well as acquired output signature samples. Efficiency of the proposed technique is confirmed by results obtained for examples based on analog circuits used in previous (and other) publications as test benchmarks.
2
Content available Evolutionary optimization of Sigma-Delta modulated analog stimulus
Golonek T.
International Journal of Microelectronics and Computer Science
|
2015
|
Vol. 6, nr 4
130--135
EN
This paper proposes the evolutionary technique of the stimulus signal optimization for the analog electronic circuit testing purpose. The obtained signal is coded with Sigma-Delta modulation usage that allows to generate it easily by simple microcontrollers without the necessity of expensive D/A peripherals applying. The signal with the controlled impulses density may be obtained on the external output terminal of the typical timer and finally, it defines the analog signal that can be reconstructed after low pass filtering.
3
Content available remote Testowanie podstawowych parametrów zintegrowanych odbiorników GPS
Chruszczyk Ł., Grzechca D., Golonek T.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 10
53-56
PL
W artykule przedstawiono testowanie wybranych parametrów zintegrowanych odbiorników GPS. Oprócz dokładności lokalizacji przebadano również parametry czasowe, m.in. czas uzyskania położenia (tzw. time-to-fix) w zależności od różnych warunków pomiarowych (np. orientacji anteny). Niniejsza publikacja jest częścią projektu pt. „Inteligentny system monitorowania i kontroli dostępu do obszarów chronionych lotniska komunikacyjnego” o nr O R00 0133 12 zrealizowanego w Instytucie Elektroniki Politechniki Śląskiej.
EN
This article presents testing selected parameters of integrated GPS receivers. There are presented results of measurements of modules working in non-typical operating conditions: static position and very slow movement. There have been also measured selected dynamic parameters, a. o. time-to-fix, in various measurement conditions (e.g. receiver antenna heading). This work is part of a project “Intelligent System for Monitoring and Access of Control” no. O R00 0133 12, realized at the Institute of Electronics, Silesian University of Technology, Gliwice, Poland.
4
Content available remote Stacja bazowa modularnego systemu identyfikacji i lokalizacji obiektów znajdujących się w obszarze chronionym
Golonek T., Grzechca D., Chruszczyk Ł.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 10
69-72
PL
W artykule zaprezentowano koncepcję modularnego systemu identyfikacji i lokalizacji obiektów (osób lub pojazdów) poruszających się w obszarze szczególnego nadzoru (np. pas startowy lotniska) oraz stację bazową integrującą komponenty modularne. Celem systemu jest śledzenie obiektów znajdujących się w obszarze chronionym, co w połączeniu z optycznym systemem monitorowania angażującym kamery wizyjne i termowizyjne pozwala na wykrywanie przypadków naruszenia dozorowanego obszaru przez osoby niepowołane.
EN
The concept of the modular system of objects’ localization and identification (person or vehicle), which move in the investigated area (eg. airstrip), and a base station that integrates these monitoring system components are presented in the paper. The system aim is to investigate the objects which were permitted in the protected area and with the optical system of monitoring that engages video and thermographic cameras it allows the intruders’ detections.
5
Protokół komunikacyjny o minimalizowanych opóźnieniach czasowych
Chruszczyk Ł., Grzechca D., Golonek T.
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
Vol. 54, nr 9
137-139
PL
W artykule przedstawiono projekt protokołu komunikacyjnego zastosowanego do komunikacji przewodowej (magistrale RS-232, RS-422, RS-485 oraz Ethernet) oraz bezprzewodowej (pasmo nielicencjonowane 869 MHz). Głównym kryterium projektowym była minimalizacja opóźnień czasowych oraz utraty danych w warunkach niskich prędkości przesyłu oraz niewielkiej mocy obliczeniowej i koszcie urządzeń nadawczo-odbiorczych. W pracy zawarto wyniki oszacowań opóźnień czasowych dla różnych wariantów zaproponowanej ramki danych oraz pomiarów dla gotowego protokołu zaimplementowanego w urządzeniach prototypowych.
EN
The article presents design of communication protocol used for wired (RS-232, RS-422, RS-485 and Ethernet interfaces) and wireless (ISM 869 MHz band) communication. The main goal was minimisation of time delays and data loss in cases of low transmission speed, computational power and cost of transceiver devices. The article contains evaluation of expected time delays depending on proposed variants of data frame and measurements for ready protocol implemented in prototype devices. This work is part of a project "Intelligent System for Monitoring and Access of Control" no. O R00 0133 12, realized at the Institute of Electronics, Silesian University of Technology, Gliwice, Poland.
6
Koncepcja budowy przenośnego urządzenia do lokalizacji i identyfikacji osób w obszarze nadzorowanym
Grzechca D., Golonek T., Chruszczyk Ł., Knapik P.
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
Vol. 54, nr 9
63-66
PL
W artykule opisano koncepcję oraz projekt urządzenia elektronicznego umożliwiającego pozycjonowanie obiektu w obszarze nadzorowanym. Istotną nowością jest połączenie informacji z systemu monitorowania kamerami wizyjnymi i termowizyjnymi z urządzeniem pozwalającym na lokalizację i identyfikację osoby. Pozycja osoby wyznaczana jest na podstawie współrzędnych geograficznych GPS, po czym wysyłana jest bezprzewodowo w paśmie ISM do stacji bazowej. Urządzenie może zostać również wykorzystane w innych celach, np. zainstalowane w bezzałogowym samolocie zdalnie sterowanym lub ruchomych maszynach pracujących na rozległym terenie. Jednym z ważniejszych wymogów jest bezkosztowy sposób komunikacji pomiędzy urządzeniem a stacją bazową, który rozwiązano za pomocą transmisji w paśmie ISM 869 MHz.
EN
This paper describes the concept and design of electronic portable device for positioning of objects in the monitored area. An important novelty is the combination of information from the monitoring system and thermal imaging cameras with the device that allows for location and identification of people. Person’s position is determined based on GPS coordinates and then is sent wirelessly in the ISM band to the base station. The device can also be used for other purposes, such as unmanned airplane or remote-controlled machines working within monitored area. One of the most important requirements is cost-free communication between device and the base station which has been solved by means of transmission in the 869 MHz ISM band.
7
Content available Stimulus with limited band optimization for analogue circuit testing
Golonek T., Jantos P., Rutkowski J.
Metrology and Measurement Systems
|
2012
|
Vol. 19, nr 1
73-84
EN
The paper presents an analogue circuit testing method that engages the analysis of the time response to a nonperiodic stimulus specialized for the verification of selected specifications. The decision about the current circuit diagnostic state depends on an amplitude spectrum decomposition of the time response measured during the test. A shape of the test excitation spectrum is optimized with the use of a differential evolution algorithm and it allows for achieving maximum fault coverage and the optimal conditions for fault isolation. Genotypes of the evolutionary system encode the amplitude spectrum of candidates for testing stimuli by means of rectangle frequency windows with amplitudes determined evolutionarily.
8
Deterministyczna metoda diagnostyki funkcjonalnej układów analogowych
Jantos P., Golonek T.
Elektronika : konstrukcje, technologie, zastosowania
|
2012
|
Vol. 53, nr 10
45-48
PL
W artykule przedstawiono deterministyczną metodę diagnostyki funkcjonalnej analogowych układów elektronicznych. Prezentowana metoda bazuje na wykorzystaniu aproksymacji specyfikacji obwodu w przestrzeni zdefiniowanej wybranymi cechami odpowiedzi czasowej układu testowanego. W celu oszacowania specyfikacji układu analogowego skorzystano z regresji kwadratowej funkcji dwóch zmiennych. Na podstawie wyznaczonych wartości specyfikacji, podejmowana jest decyzja o jego stanie diagnostycznym. Proponowana metoda diagnostyczna zostala zweryfikowana z wykorzystaniem obwodu przykładowego - filtru dolnoprzepustowego.
EN
There is an analogue electronic circuits deterministic specification driven diagnosis method presented in this paper. This method bases on an approximation of circuit under test (CUT) specifications' in the space defined by the set of a GUT time domain responses features In order to estimate CUT specifications a biquadratic regression has been applied. These values are then used to make a decision whether the CUT is faulty or non-faulty. The proposed diagnosis method has been verified with the use of an exemplary circuit - a low-pass filter.
9
Content available remote A functional testing of analogue electronic circuits with the use of specification approximation in the time-domain response features space
Jantos P., Golonek T., Rutkowski J.
Przegląd Elektrotechniczny
|
2011
|
R. 87, nr 10
110-113
EN
This paper presents a method for specification driven testing of analogue electronic circuits. The method is based on utilisation of tested circuit response features to a test stimulus. Delaunay’s triangulation is employed for the purpose of finding tested circuit specifications values in spaces defined with response features. Specification maps are used for the purpose of estimating the tested circuits performance quality. A neural network classifier has been utilised to make a decision whether the circuit is fully functional.
PL
W artykule przedstawiono metodę sterowanego specyfikacją testowania analogowych układów elektronicznych. Opracowana metoda bazuje na wykorzystaniu cech odpowiedzi układu na wymuszenie testujące. W przestrzeniach zdefiniowanych przez wartości poszczególnych cech odpowiedzi testowanego układu oraz kolejne specyfikacje, znajdowana jest aproksymacja dystrybucji wartości specyfikacji z wykorzystaniem triangulacji Delaunay’a. Tak przygotowane „mapy” działania układu stosowane są do estymacji wartości specyfikacji, a następnie, za pomocą klasyfikatora neuronowego, do stwierdzenia, czy układ testowany jest sprawny.
10
The use of specialized multi-band stimuli for analog circuits testing
Golonek T., Jantos P., Grzechca D.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 12
47-49
EN
This paper presents the method of an analog functional testing which applies a non-periodic responses analyzing during the testing stage. The difference of energy levels for responses obtained to a pair of optimized stimuli was engaged to a circuit state determination. The proposed testing excitations have multi-band spectra of amplitude densities and they are specialized for investigation of assumed specifications. The amplitude densities of stimuli are optimized by means of evolutionary computations. Each population of evolutionary system consists of real numbered vectors which contain approximation coefficients for spectra of multi-band stimuli candidates.
PL
W artykule opisano metodę funkcjonalnego testowania elektronicznych układów analogowych wykorzystującą analizę aperiodycznych odpowiedzi układu na wielopasmowe pobudzenia specjalizowane. Klasyfikacja poziomu wybranych specyfikacji obwodu jest dokonywana na podstawie oceny wartości różnicy energii otrzymanych dla pary zoptymalizowanych pobudzeń testujących. W celu osiągnięcia wysokiej skuteczności izolacji stanów obwodu testowanego, funkcje gęstości widmowych pobudzeń specjalizowanych są optymalizowane na etapie przed testowym w toku ewolucji różnicowej. Populacja osobników systemu ewolucyjnego zawiera zestawy rzeczywistych współczynników aproksymujących funkcje kodujące potencjalne spektra częstotliwościowe pobudzeń.
11
An analogue electronic circuits specification driven testing with the use of time domain response's features
Jantos P., Golonek T., Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 12
65-68
EN
This paper presents a deterministic method of analogue electronic circuits' specification driven testing. This method is based on an analysis of a circuit-under-test time-domain response's to a pulse excitation. We are extracting the response's and its first order derivative minima and maxima locations. Then, the tested circuit's specifications are mapped into response's features planes. At the test stage, extracted reaponse's features are used to predict specifications values. The decision about the test result (GO/NO-GO) is made with a simple deterministic inference system. Our testing method has been verified with a use of an exemplary circuit, a low-pass filter.
PL
W artykule przedstawiono deterministyczną metodę testowania analogowych układów elektronicznych. Metoda ta bazuje na wykorzystaniu cech odpowiedzi testowanego układu na wymuszenie w dziedzinie czasu. W zapisie odpowiedzi znajdowane są kolejne ekstrema. Specyfikacje układu testowanego są aproksymowane w przestrzenie zdefiniowanej czasem wystąpienia oraz wartością kolejnych cech odpowiedzi. Prosty, deterministyczny system ekspercki pozwala na stwierdzenie, czy testowany układ spełnia założenia specyfikacji. Prezentowana metoda testowania została zweryfikowana z wykorzystaniem przykładu obliczeniowego - filtru dolnoprzepustowego.
12
Synteza impedancji dwójnika pasywnego RLC z wykorzystaniem algorytmu programowania genetycznego
Kyzioł P., Grzechca D., Golonek T., Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
Vol. 51, nr 9
24-28
PL
Przedstawiona w artykule metoda pozwala na dobranie takiej struktury dwójnika RLC, która zrealizuje zadane wartości impedancji. Zaproponowane podejście syntezy dwójnika RLC wykorzystuje heurystyczny algorytm programowania genetycznego. Wykorzystanie algorytmów heurystycznych do problemu syntezy analogowych układów RLC nie jest nowym pomysłem. W literaturze są spotykane prace wykorzystujące algorytmy heurystyczne do syntezy funkcji układowych analogowych układów (np. charakterystyki amplitudowej czwórnika). Zaprezentowane wyniki badań pokazują, że otrzymana struktura RLC realizuje zadane punkty impedancji.
EN
The method of syntesis impedance of 2-terminal RLC network, using Genetic Programing algorithm is proposed in this paper. Examples of deterministic methods of synthesis RLC network have been described. The object of investigation is that heuristic algorithm can be used, for the problem of synthesis of circuit impedance. Simulation results has been presented for RLC structure that realize set of four impedance values.
13
Diagnostyka analogowych układów scalonych metodą monitorowania prądu zasilania w ewolucyjnie dobranych punktach pomiarowych
Golonek T., Grzechca D., Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
Vol. 51, nr 9
17-20
PL
W artykule zaprezentowano ewolucyjną metodę optymalizacji zestawu punktów pomiarowych, stosowanych do diagnostycznej identyfikacji stanu analogowego układu scalonego. Z uwagi na ograniczony dostęp do struktury układu, diagnoza jest ustalana poprzez monitorowanie statycznego poziomu prądu zasilania, tj. metodą testowania IDDQ. Dodatkowo, w celu poprawy obserwowalności diagnostycznej, pomiar prądu zasilania układu scalonego jest wykonywany dla różnych wartości napięć: zasilania VDD i pobudzenia VIN. Podczas optymalizacji ewolucyjnej, ustalany jest minimalny zbiór kombinacji wartości napięć, który zapewni najlepszą możliwą separację stanów identyfikowanych. Wprowadzenie marginesu niejednoznaczności zapewnia odporność metody na rozrzut tolerancyjny parametrów analogowej struktury scalonej oraz na inne praktyczne ograniczenia dokładności i powtarzalności punktów pomiarowych.
EN
An evolutionary method for optimal analog test poins determination is described in this paper. Due to limited access to internal nodes of analog integrated circuits, the power supply current monitoring is selected for fault identification (IDDQ aproach). Additionally, for fault coverage improvement, the current is measured for different values of voltages for: power supply VDq and stimulus VDD. The minimal set of test points is determined evolutionarily and it gives the best possible isolation for identified circuit states with minimal time of testing. The use of ambiguity sets assures the resistance of the approach for tolerance dispertion of analog circuit parameters and for limitation of accuracy and repeatibility of test point.
14
Content available remote Ewolucyjna metoda identyfikacji diagnostycznego stanu liniowego układu analogowego
Golonek T., Grzechca D., Rutkowski J.
Przegląd Elektrotechniczny
|
2009
|
R. 85, nr 11
135-138
PL
W artykule zaprezentowano ewolucyjną metodę identyfikacji stanu liniowego układu analogowego. Detekcja stanu dokonywana jest na podstawie analizy odpowiedzi czasowej. System ewolucyjny wykorzystuje ewolucję różnicową do poszukiwania optymalnego rozkładu zer, biegunów i współczynnika wzmocnienia transmitancji, który zapewni odpowiedź czasową identyczną jak w układzie identyfikowanym. W trakcie oceny fenotypu obliczana jest odchyłka bezwzględna pomiędzy przebiegami, która podlega minimalizacji w toku ewolucji.
EN
The evolutionary approach described in the paper allows to identify the analog circuit state. The analysis of a time response is used for circuit state recognition. The evolutionary system is basing on differential evolution and it is searching for the optimal zeros, poles and amplification coefficient decomposition which assure a time response identical as in the tested circuit. An absolute deviation is calculated during fitness evaluation and it is minimized during evolution.
15
Zastosowanie układu FPAA do diagnostyki i testowania układów analogowych
Grzechca D., Golonek T.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 11
158-162
PL
W artykule przedstawiono możliwości, jakie oferuje analogowa matryca reprogramowalna do testowania specyfikacji projektowych. Pokazano procedurę, która z wykorzystaniem układu FPAA, pomaga zweryfikować zaprojektowane algorytmy. Układ FPAA symuluje w sposób funkcjonalny zachowanie obwodu analogowego, który pobudzony jest sygnałem sinusoidalnym o zmiennej częstotliwości. Na podstawie odpowiedzi amplitudowej układu, mogą być analizowane wybrane specyfikacje projektowe, w celach diagnostycznych. W pracy zamieszczono przykład symulacji dolnoprzepustowego filtru Butterwortha ósmego rzędu wraz z uzyskanymi wynikami badań. Naszkicowane podejście zbliża dziedzinę nauki zajmującą się testowaniem układów analogowych do praktyki inżynierskiej, dzięki temu opracowywane algorytmy mogą być bardziej skuteczne.
EN
The use of the reconfigurable analog array to specification driven test is discussed in the article. In order to verify any developed diagnosis algorithms in practical environment, we presents an application of a testing procedure for FPAA. The analog array simulates a functional behavior of the system and is driven by the AC sweep stimuli. Based on the amplitude response some features are measured that are to be used for system diagnosis. The simple 8th order LP filter is examined and the results are gathered in the article. The approach presented here seems to be very acurate for functional test validation due to its real world connection.
16
Globalne uszkodzenia parametryczne w testowaniu analogowych układów scalonych
Jantos P., Grzechca D., Golonek T., Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 11
122-125
PL
W artykule przedstawiono analizę wpływu globalnych uszkodzeń parametrycznych na odpowiedź analogowych układów scalonych (AIC) w dziedzinie czasu. Nowością jest wykorzystanie relacji oraz super-relacji pomiędzy wcześniej wspomnianymi cechami odpowiedzi układów. Przedstawiona metoda powinna pozwolić na zwiększenie testowalności oraz diagnozowalności globalnych uszkodzeń parametrycznych (GPF) w produkcji analogowych i hybrydowych układów scalonych. Wpływ GPF na wspomniane cechy odpowiedzi AIC został przedstawiony z wykorzystaniem przykładu obliczeniowego. Prezentowane badania stanowią wstęp do przygotowania systemu diagnostycznego AIC sterowanego uszkodzeniami (Fault Driven Test - FDT) z symulacją przedtestową (Simulation Before Test - SBT).
EN
This paper presents an analysis of an influence of global parametric faults on analogue integrated circuits (AIC) time domain response features. A novelty is the analysis of relations and superrelations between aformentioned features. Presented method should increase testability and diagnosability of the global parametric faults (GPF) on a production line of analogue and mixed electronic circuits. GPF influence on abovementioned features is presented with the use of an exemplary ciruit. A research presented in this paper may be used as an introduction to a Fault Driven Test diagnosis of AIC with the Simulation Before Test.
17
Content available remote Heuristic methods to test frequencies optimization for analogue circuits diagnosis
Jantos P., Grzechca D., Golonek T., Rutkowski J.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2008
|
Vol. 56, nr 1
29-38
EN
This paper presents methods for optimal test frequencies search with the use of heuristic approaches. It includes a short summary of the analogue circuits fault diagnosis and brief introductions to the soft computing techniques like evolutionary computation and the fuzzy set theory. The reduction of both, test time and signal complexity are the main goals of developed methods. At the before test stage, a heuristic engine is applied for the principal frequency search. The methods produce a frequency set which can be used in the SBT diagnosis procedure. At the after test stage, only a few frequencies can be assembled instead of full amplitude response characteristic. There are ambiguity sets provided to avoid a fault tolerance masking effect.
18
Wykorzystanie metody symulowanego wyżarzania do doboru optymalnego pobuzenia testującego analogowe układy elektroniczne
Grzechca D., Golonek T., Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
Vol. 48, nr 11
121-124
PL
Zaprezentowano heurystyczną metodę optymalizującą liczbę pobudzeń testujących analogowe układy elektroniczne. Algorytm symulowanego wyżarzana został użyty jako silnik poszukiwania pobudzenia wejściowego. Wysokiej jakości test powinien mieć minimalną liczbę częstotliwości pobudzeń testowych na wejściu przy wysokiej testowalności i diagnozowalności analogowych układów elektronicznych. Przedstawione rozwiązanie pozwala odseparować układy uszkodzone od nieuszkodzonych (test go/no-go) oraz. lokalizować uszkodzone elementy. Algorytm został zaimplementowany w układzie Virtex-4 ML 403, co pozwala zastosować wymienioną platformę jako urządzenie niezależne (standalone).
EN
This paper presents heuristic optimization method to analog circuit fault test frequency selection. Simulated annealing as a search engine is applied to find stimuli excitations. The high quality test requires minimum number of stimuli frequencies, high testability and diagnosability. The algorithm produces excitations that separates faulty and healthy circuits (go/no go test) and locates a faulty element (diagnosability) in a cirucit under test. Proposed approach is verified by simulated annealing algorithm with weighted energy function. Moreover, all algorithms are implemented and tested on the Xilinx Virtex-4 ML403 PPC Platform as a standalone application.
19
Moduł czytnika kart zbliżeniowych pracujący z częstotliwością 13,56 MHz
Grzechca D., Tatar P., Golonek T.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
Vol. 48, nr 11
96-99
PL
Przedstawiono konstrukcję czytnika kart zbliżeniowych, pracującego na częstotliwości 13,56 MHz. System wykorzystuje specjalizowany układ S6700 firmy Texas Instruments oraz mikrokontroler firmy Atmel. Moduł wyposażono w interfejs RS232, dla którego opracowano komunikację, która pozwala podłączyć 16 tego typu czytników. Dodatkowo, moduł wyposażono w wyjścia, którymi można sterować innymi urządzeniami zewnętrznymi. Całość systemu spełnia podstawowy wymóg bezpieczeństwa, ponieważ przy każdorazowym odczycie następuje zmiana kodu zabezpieczającego na karcie, co utrudnia użytkowanie skopiowanych kart.
EN
The application of Texas Instruments S6700 Multi-Protocol Transceiver IC as smart card reader is presented. Additionally, the construced reader module consists of Atmel microcontroller for controlling the transmission between PC and S6700. The reader works with smart cards, and for security reason, the control code is changing while data interchanged. Invented protocol based on RS232 standard allows cooperates with up to 16 external readers. The developed module contains output slot that can manipulate another devices (door locker).
20
Ewolucyjny projektant filtrów
Golonek T., Fedrizzi S., Grzechca D.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
Vol. 48, nr 11
58-61
PL
Zaprezentowano ewolucyjną metodę projektowania filtrów analogowych. Synteza filtru opiera się na systemie programowania genetycznego, który minimalizuje średniokwadratowy błąd charakterystyki amplitudowej fenotypu. Podczas ewolucji optymalizowane są: konfiguracja połączeń obwodu i wartości stałych układowych (tj. pojemności kondensatorów, indukcyjności cewek i rezystancji rezystorów). Transmitancja filtru oraz jego struktura kodowane są przy wykorzystaniu elementarnych bloków czwórnikowych RC, RL i impedancyjnych, admitancyjnych oraz łańcuchowych równań charakterystycznych.
EN
The evolutionary method of analog filter design is proposed in this paper. Filter synthesis is based on genetic programming system with the minimization of mean square error amplitude response for phe-notypes. During evolution, both the analog filter circuit configuration and circuit contant values (i.e. capacitances, inductances and resistances) are optimized. The filter transmit function and its structure are coded with the use of tree-terminal elementary RC, RL blocks described by their impedance, conductance and chain matrices.
first rewind previous Strona / 2 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.