PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników
Powiadomienia systemowe
  • Sesja wygasła!

Znaleziono wyników: 5

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Analysis of an anti-parallel memristor circuit
Mladenov V., Kirilov S.
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
|
2018
|
T. 8, nr 2
9--14
EN
The basic purpose of the present paper is to propose an extended investigation and computer analysis of an anti-parallel memristor circuit with two equivalent memristor elements with different initial values of the state variables using a modified Boundary Condition Memristor (BCM) Model and the finite differences method. The memristor circuit is investigated for sinusoidal supply current at different magnitudes – for soft-switching and hardswitching modes, respectively. The influence of the initial values of the state variables on the circuit’s behaviour is presented as well. The equivalent i-v and memristance-flux and the other important relationshipsof the memristor circuit are also analyzed.
PL
Podstawowym celem niniejszego artykułu jest zaproponowanie rozszerzonego badania i komputerowej analizy przeciwrównoległego układu memrystorowego z dwoma równoważnymi elementami memrystorowymi o różnych wartościach początkowych zmiennych stanu z wykorzystaniem zmodyfikowanego modelu Boundary Condition Memristor (BCM) i metody różnic skończonych. Obwód memrystorowy jest badany dla sinusoidalnego prądu zasilania o różnych wielkościach – odpowiednio dla trybów miękkiego przełączania i twardego przełączania. Przedstawiono również wpływ wartości początkowych zmiennych stanu na zachowanie obwodu. Analizowane są również równoważne charakterystyki prądowo-napięciowe zależność między memrystancją i strumieniem magnetycznym oraz inne ważne cechy obwodu memrystora.
2
Content available Advanced memristor model with a modified Biolek window and a voltage-dependent variable exponent
Mladenov V., Kirilov S.
Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska
|
2018
|
T. 8, nr 2
15--20
EN
The main idea of the present research is to propose a new nonlinear ionic drift memristor model suitable for computer simulations of memristor elements for different voltages. For this purpose, a modified Biolek window function with a voltage-dependent exponent is applied. The proposed modified memristor model is based on Biolek model and due to this and to the use of a voltage-dependent positive integer exponent in the modified Biolek window function it has a new improved property - changing the model nonlinearity extent dependent on the integer exponent in accordance with the memristor voltage. Several computer simulations were made for soft-switching and hard-switching modes and also for pseudo-sinusoidal alternating voltage with an exponentially increasing amplitude and the respective basic important time diagrams, state-flux and i-v relationships are established.
PL
Główną ideą niniejszej pracy jest zaproponowanie nowego modelu nieliniowego dryfu jonowego, odpowiedniego do komputerowych symulacji elementów memrystorowych dla różnych napięć. W tym celu stosowana jest zmodyfikowana funkcja okna Biolek z wykładnikiem zależnym od napięcia. Zaproponowany zmodyfikowany model memrystora oparty jest na modelu Biolek i dzięki temu oraz zastosowaniu zależnego od napięcia dodatniego współczynnika całkowitego w zmodyfikowanej funkcji okna Biolek ma on nową ulepszoną właściwość - zmieniając nieliniową zależność modelu od wykładnika całkowitego zgodnie z napięciem memrystora. Przeprowadzono kilka symulacji komputerowych dla trybów przełączania miękkiego i twardego, a także dla pseudo-sinusoidalnego napięcia przemiennego z wykładniczo rosnącą amplitudą i ustalono odpowiednie podstawowe wykresy czasowe, i zależności stan-strumień oraz prądowo-napięciowe.
3
Content available remote Synthesis and analysis of a memristor-based perceptron for logical function emulation
Mladenov V., Kirilov S.
Przegląd Elektrotechniczny
|
2016
|
R. 92, nr 4
22--25
EN
The purpose of this research is to propose a new memristor-based synaptic device for use in perceptrons. A synaptic circuit made by two memristors is analyzed and a linear relationship between time and synaptic weight is obtained for rectangular input pulses. For adjusting the synaptic weight pulses with long duration and high magnitude are used. The operating input signals are with short duration and low amplitude to avoid altering the memristor state. A successful operation of the new memristor linear synapse is established after scaling the synaptic weight.
PL
W pracy zaproponowano nowe urządzenie synaptyczne bazujące na memristorze, które można użyć w perceptronach. Przeanalizowano obwód synaptyczny zbudowany z dwóch memristorów i dla prostokątnych impulsów wejściowych uzyskano liniowe zależności pomiędzy czasem a wagą synaptyczną. W celu dopasowania wag synaptycznych użyto impulsów o długim czasie trwania i dużej amplitudzie. Sygnały wejściowe posiadają krótki czas trwania oraz małą amplitudę w celu uniknięcia zmiany stanu memristora. Po wyskalowaniu wagi synaptycznej uzyskano skuteczne działanie nowego memristora.
4
Content available remote Analysis of signal competition in asynchronous ultra high-speed digital circuits
Mladenov V., Filipova K., Petrakieva S., Dimov B., Uhlmann F.
Przegląd Elektrotechniczny
|
2007
|
R. 83, nr 11
197-200
EN
In this paper, we propose an approach for detection of signal competition within asynchronous ultra high-speed digital circuits using a pulse data coding. The circuits considered are modeled by the corresponding directed graph with each asynchronous gate presented by a vertex and each signal line ? by an edge. The approach is based on finding all different path pairs between every pair of vertices. The condition about signal competition is related to the delay times associated with the different path pairs between every pair of vertices of the corresponding graph.
PL
W prezentowanym artykule proponujemy podejście do wykrywania rywalizacji sygnałów wewnątrz asynchronicznego ultraszybkiego układu cyfrowego przy użyciu impulsowego kodowania danych. Rozważane układy zostały zamodelowane przez odpowiadające im grafy skierowane z każdą asynchroniczną bramką reprezentowaną przez węzeł oraz linią sygnału reprezentowaną przez krawędź. Podejście to jest oparte na znajdowaniu wszystkich różnych par ścieżek pomiędzy każdą parą węzłów.
5
Content available remote A constraint propagation algorithm for determining the stability margin of linear parameter circuits and systems
Dimov B., Mladenov V., Ortlepp T., Uhlmann H.
Przegląd Elektrotechniczny
|
2007
|
R. 83, nr 11
101-104
EN
The paper addresses the stability margin assessment for linear systems under interval parameter uncertainties. The original stability problem is initially transformed into an equivalent problem of estimating the eigenvalues ranges of matrices whose elements are non-linear functions of independent interval parameters. A new algorithm for finding the exact value of stability margin (within error bounds) is suggested.
PL
W artykule zbadano zastosowanie logiki asynchronicznej do realizacji ultraszybkiej cyfrowej elektroniki o wysokiej złożoności. Oceniono możliwe fizyczne, techniczne i schematyczne pochodzenie ograniczeń limitujących takie zastosowanie i zaproponowano rozwiązania w celu ich przezwyciężenia. Chociaż rozważania są oparte na Szybkiej Metodzie Pojedynczego Kwantu Strumienia, uzyskane wnioski mogą być uogólnione na każdy rodzaj cyfrowego kodowania informacji.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.