Wyniki wyszukiwania - BazTech

1

The window comparator circuit with CMOS and TTL logic ics switching levels

Boonkirdram Sarawoot, Sonasang Somchat, Summatta Chuthong

Przegląd Elektrotechniczny

|

2024

|

R. 100, nr 1

112--116

EN

The digital window comparator circuits with digital switching levels use different threshold voltages. The proposed circuit consists of a Schmitt-trigger inverter gate and the AND gate. Both gates have different switch levels, and the circuit has a window boundary between both threshold voltages. The input voltages range between the threshold levels, and the output logic is "High". The input voltage is higher or lower than the range, and the output logic is "Low". This paper presents the coupling of different types of logic ICs for the development of digital window comparator circuits, the simulation results, and the experimental circuit results that create a window boundary between VIL(D) < Vin < VIH(R).

PL

Obwody cyfrowego komparatora okienkowego z cyfrowymi poziomami przełączania wykorzystują różnicowe napięcia progowe. Proponowany układ składa się z bramki falownika z wyzwalaczem Schmitta i bramki AND. Obie bramki mają różne poziomy przełączania, a obwód ma granicę okna między obydwoma napięciami progowymi. Napięcia wejściowe mieszczą się w zakresie między poziomami progowymi, logika wyjściowa jest „wysoka”. Napięcie wejściowe jest wyższe lub niższe niż zakres, logika wyjściowa jest „niska”. W artykule przedstawiono sprzężenie różnych typów logicznych układów scalonych w celu opracowania obwodów cyfrowego komparatora okienkowego, wyniki symulacji oraz wyniki obwodów eksperymentalnych, które tworzą granicę okna między VIL(D) < Vin < VIH(R).

2

Quantifying the weight of pressure using a planar interdigital capacitor sensor

Kasemsin Wassana, Boonkirdram Sarawoot

Przegląd Elektrotechniczny

|

2024

|

R. 100, nr 9

181--183

EN

This article introduced the Digital Capacitor Sensor, developed to use pressure surveillance. The Planar Interdigital Capacitor Sensor have adopted the basic principles of IDC design and are generally applied and tested with input frequencies of 1KHz and 10KHz. Pressure testing with the TUTMFT machine. The test results found that the electrical capacity of the pressure acting on the Planar Interdigital digital Capacitor sensors decreased according to the weight of the pressure being tested. The electrical conductivity value of the Planar Interdigital digital capacitor increased based on the pressure. From the results, these Planar Interdigital digital capacitor sensors can be used in conjunction with microcontroller applications in relevant industries.

PL

W tym artykule przedstawiono cyfrowy czujnik kondensatorowy opracowany do stosowania w monitorowaniu ciśnienia. W planarnym międzycyfrowym czujniku kondensatorowym przyjęto podstawowe zasady projektowania IDC i są one powszechnie stosowane i testowane przy częstotliwościach wejściowych 1 kHz i 10 kHz. Próba ciśnieniowa maszyną TUTMFT. Wyniki testu wykazały, że pojemność elektryczna ciśnienia działającego na cyfrowe czujniki kondensatorowe Planar Interdigital zmniejszała się w zależności od ciężaru testowanego ciśnienia. Wartość przewodności elektrycznej kondensatora cyfrowego Planar Interdigital wzrasta w zależności od ciśnienia. Wyniki wskazują, że cyfrowe czujniki kondensatorowe Planar Interdigital mogą być stosowane w połączeniu z mikrokontrolerami w odpowiednich gałęziach przemysłu.

3

Design of fail-safe window comparator circuits using unconditional deterministic optimization

Boonkirdram Sarawoot, Angkawisittpan Niwat, Sonasang Somchat, Summatta Chuthong

Przegląd Elektrotechniczny

|

2024

|

R. 100, nr 3

293--297

EN

The window comparator circuit operates by comparing the input signal's level with a predetermined range of levels. If the signal falls within this specified range, the output will be set to a "High" logic signal; otherwise, it will be set to a "Low" logic signal. Fail-safe window comparator circuits find application in fault detection systems, particularly in scenarios that require high-precision and stable analog circuits. They are designed to be intrinsically safe, ensuring that in the event of any circuit failure, the output signal will consistently remain in a logical "Low" state. The design concept relies on an AND logic circuit that operates through transistor oscillation. This oscillation is determined by the specific values of resistances and input voltages. This paper introduces a methodology for designing fail-safe window comparator circuits across multiple voltage ranges. The approach involves optimizing the circuit's resistance values to accurately establish the boundaries of the upper and lower windows. This is achieved through the application of an optimization method that employs unconditional deterministic optimization techniques, specifically the maximum and minimum methods. The optimization conditions were assessed using the Scilab program, while circuit testing was conducted using the LTspice program.

PL

Obwód komparatora okienkowego działa na zasadzie porównywania poziomu sygnału wejściowego z określonym zakresem poziomów. Jeśli sygnał mieści się w tym określonym zakresie, wyjście zostanie ustawione na sygnał logiczny „wysoki”; w przeciwnym razie zostanie ustawiony na „niski” sygnał logiczny. Odporne na uszkodzenia obwody komparatorów okiennych znajdują zastosowanie w systemach wykrywania usterek, szczególnie w scenariuszach wymagających precyzyjnych i stabilnych obwodów analogowych. Zostały zaprojektowane tak, aby były samoistnie bezpieczne, zapewniając, że w przypadku jakiejkolwiek awarii obwodu sygnał wyjściowy będzie stale pozostawał w logicznym stanie „niskim”. Koncepcja projektowa opiera się na obwodzie logicznym AND, który działa poprzez oscylację tranzystora. Oscylacja ta jest określona przez określone wartości rezystancji i napięć wejściowych. W tym artykule przedstawiono metodologię projektowania odpornych na uszkodzenia obwodów porównawczych okien w wielu zakresach napięcia. Podejście to obejmuje optymalizację wartości rezystancji obwodu w celu dokładnego ustalenia granic górnego i dolnego okna. Osiąga się to poprzez zastosowanie metody optymalizacji, która wykorzystuje bezwarunkowe techniki optymalizacji deterministycznej, w szczególności metody maksimum i minimum. Warunki optymalizacji oceniono za pomocą programu Scilab, natomiast testy obwodów przeprowadzono za pomocą programu LTspice.