PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 26

Liczba wyników na stronie
first rewind previous Strona / 2 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 2 next fast forward last
1
Synteza generatorów indeksów metodami dekompozycji liniowej i funkcjonalnej
Łuba T., Mazurkiewicz T.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2018
|
nr 5
122--128
PL
Metody projektowania funkcji generowania indeksów, ze względu na ważne zastosowania (dystrybucja adresów IP, skanowanie wirusów, wykrywanie niepożądanych danych), są ostatnio przedmiotem intensywnych badań naukowych. W rezultacie powstało wiele metod syntezy takich funkcji. Celem artykułu jest przegląd tych metod, ich porównanie z metodami proponowanymi przez autorów oraz wskazanie problemów, których rozwiązanie może przyczynić się do zwiększenia skuteczności metod projektowania.
EN
Methods of designing the index generation functions have recently been subject of intensive scientific research due to important applications (distribution of IP addresses, virus scanning and undesired data detection). As a result, many methods have been developed to synthesize such functions. The aim of the article is to review these methods, compare them with the methods proposed by the authors and identify issues (problems) whose solution may contribute to the effectiveness of design methods.
2
Metody wyboru dekompozycji dla algorytmu z wykorzystaniem zbiorów niezgodności i ich wpływ na minimalizację generatorów indeksów
Mazurkiewicz T., Łuba T.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2018
|
nr 8-9
722--725, CD
PL
Minimalizacja wykorzystania pamięci wydaje się kluczowym zadaniem dla efektywnej realizacji sprzętowej funkcji generowania indeksów. W tym celu stosuje się algorytmy dekompozycji liniowej. W niniejszej pracy przedstawiono nową metodę wyboru dekompozycji dla algorytmu z bramkami XOR, wykorzystującego zbiory niezgodności. Przedstawione w artykule wyniki dla koderów m z 16 i m z 20 dowodzą skuteczności proponowanej metody.
EN
Memory minimization seems to be the main problem of effective index generation functions hardware implementation. A linear decomposition can be used to reduce memory size. In this paper a new method of decomposition selection for algorithm with EXOR gates, which uses discernibility sets, is proposed. Presented results show its effectiveness for m-out-of-16 and m-out-of-20 functions.
3
Redukcja liczby zmiennych do reprezentacji funkcji generowania indeksów
Mazurkiewicz T., Łuba T.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2017
|
nr 8-9
795--798, CD
PL
Funkcje generowania indeksów znajdują zastosowanie w dystrybucji adresów IP, skanowaniu wirusów, a także wykrywaniu niepożądanych danych. Proponowana w artykule metoda syntezy jest modyfikacją metody redukcji argumentów i dekompozycji funkcjonalnej polegającej na stosowaniu bramek zamiast komórek logicznych. W artykule przedstawiono również uzyskane proponowaną metodą wyniki dla koderów m z 16 i m z 20.
EN
Index Generation Functions may be useful in distribution of IP addresses, virus scanning or undesired data detection. In this paper an original method is proposed. The proposed multilevel logic synthesis method based on argument reduction and functional decomposition uses gates instead of logic cells. In this paper we present results achieved for m-out-of-16 and m-out-of-20 functions.
4
Redukcja i kompresja zmiennych w syntezie funkcji generowania indeksów
Łuba T., Poźniak K., Zbierzchowski B.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2016
|
nr 10
1230--1236
PL
Funkcje generowania indeksów znajdują zastosowanie w dystrybucji adresów IP, skanowaniu wirusów oraz wykrywaniu niepożądanych danych. Proponowana w artykule metoda syntezy jest modyfikacją metody redukcji argumentów i dekompozycji funkcjonalnej, polegającej na stosowaniu bramek zamiast komórek logicznych. Metoda zachowuje zalety dekompozycji funkcjonalnej i jest dostosowana do syntezy w strukturach z pamięciami ROM.
EN
Index Generation Functions may be useful in distribution of IP addresses, virus scanning or undesired data detection. In this paper an original method is proposed. The proposed multilevel logic synthesis method based on argument reduction and functional decomposition uses gates instead of logic cells. Furthermore, it preserves advantages of functional decomposition and is well suited for ROM-based synthesis of Index Generation Functions.
5
Hierarchiczna indukcja reguł decyzyjnych
Łuba T., Borowik G., Kraśniewski A.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2015
|
nr 2-3
49--55
PL
Omawiana jest nowa metoda indukcji reguł decyzyjnych, polegająca na dekompozycji, zbioru trenującego na podzbiory i poszukiwanie odpowiednio wówczas prostszych hipotez dla każdego z nich W rezultacie reguły decyzyjne mogą być generowane hierarchicznie, a proces indukcji reguł jest łatwiejszy gdyż operuje na tablicach decyzyjnych o mniejszych rozmiarach. Prostsze modele danych uzyskiwane w procesie dekompozycji zwiększają skuteczność indukcji oraz precyzję klasyfikacji nowych danych Istotną zaletą dekompozycji jest usprawnienie algorytmów stosowanych przy eksploracji rzeczywistych baz danych, co zostało potwierdzone eksperymentalna Dekompozycja stanowić może nowy sposób rozwiązywania problemów eksploracji danych wynikających z nadmiernej ich ilości i złożoności.
EN
A new method for induction of decision rules is presented It is based on subsequent decomposition of the set of training data into subsets and searching for hypotheses for each of these subsets As a result, decision rules are being induced hierarchically, and - because of the reduced size of decision tables - this process is less computationally intensive Simpler data models obtained in the process of decomposition make it possible to increase the efficiency of rule induction and the accuracy of new data classification. Such an approach leads to a significant improvement of algorithms used for exploration of real databases, which has been verified through experimental studies. The decomposicion can, therefore, be seen as a new, efficient method for overcoming problems in exploration of databases, resulting from excessive volumes and high complexity of data.
6
Rola i znaczenie syntezy logicznej w eksploracji danych dla potrzeb telekomunikacji i medycyny
Łuba T., Borowik G., Kowalski K., Pecio P., Jankowski C., Mańskowski M.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2014
|
nr 5
110--116
PL
Dyskutowane są możliwości zastosowania metod syntezy logicznej w zadaniach eksploracji danych. W szczególności omawiane jest zastosowanie metody uzupełnienia funkcji boolowskiej do najważniejszych procedur eksploracji danych, takich jak ich dyskretyzacja, indukcja reguł oraz redukcja atrybutów. Pokazano, że metody syntezy logicznej skutecznie usprawniają te procedury i z powodzeniem mogą być zastosowane do rozwiązywania zadań eksploracji danych w medycynie i telekomunikacji.
EN
The article discusses the possibilities of application of logic synthesis methods in data mining tasks. The main idea is to use the complement of Boolean function method from logic synthesis in the most important data mining procedures such as data discretization, induction of rules and reduction of attributes. It is shown that by applying specialized logic synthesis methods, these three issues can be effectively improved and successfully used for solving data mining tasks in medicine and telecommunications.
7
Indukcja reguł decyzyjnych z dwustopniowym procesem selekcji reguł
Mańkowski M., Łuba T., Borowik G., Jankowski C.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2014
|
nr 7
691--697
PL
Dyskutowana jest nowa metoda indukcji reguł decyzyjnych. W przeciwieństwie do klasycznej metody sekwencyjnego pokrywania stosuje się w niej dwustopniowy proces selekcji reguł, w którym pojedyncze obiekty są uogólniane w celu uzyskania zbioru reguł minimalnych. Następnie rodzina wszystkich minimalnych reguł jest selekcjonowana wydajnymi algorytmami heurystycznymi. Przedstawione wyniki eksperymentów wskazują, że metoda znacząco usprawnia proces indukcji reguł decyzyjnych.
EN
A new method of solving the rule induction problem is discussed. The method is different to the classical approach using the so called sequential covering strategy. The main idea is to use the two stage selection process where single objects are considered in order to find whole sets of minimal rules. Next the family of minimal rules is selected using efficient highly-heuristic algorithms. The presented results of experiments with typical databases indicate that the proposed approach significantly improves the efficiency of the rule induction process.
8
Zastosowanie dekompozycji w projektowaniu układów cyfrowych
Borowik G., Łuba T., Ogorzałek R.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2012
|
nr 6
548-552
PL
Przedstawiono narzędzie wspomagające dekompozycję układów logicznych z użyciem oprogramowania uniwersyteckiego Demain i Spark. Narzędzie znacznie skraca czas potrzebny do przeprowadzenia pojedynczego badania przez wygenerowanie gotowego kodu źródłowego w języku opisu sprzętu. Wynikowy kod źródłowy umożliwia bezpośrednią syntezę układu cyfrowego za pomocą systemów komercyjnych.
EN
The paper examines the usefulness of the university tools by the decomposition of example logic functions and analyzes various strategies of the decomposition of truth tables using the notion of r-admissibility. Subsequently, statistically optimal management strategy for the Spark software have been established. Final results have been compared with the Altera Quartus II system.
9
Content available Features Reduction Using Logic Minimization Techniques
Borowik G., Łuba T., Zydek D.
International Journal of Electronics and Telecommunications
|
2012
|
Vol, 58, No. 1
71-76
EN
This paper is dedicated to two seemingly different problems. The first one concerns information theory and the second one is connected to logic synthesis methods. The reason why these issues are considered together is the important task of the efficient representation of data in information systems and as well as in logic systems. An efficient algorithm to solve the task of attributes/arguments reduction is presented.
10
Content available remote Energy characteristic of a processor allocator and a network-on-chip
Zydek D., Selvaraj H., Borowik G., Łuba T.
International Journal of Applied Mathematics and Computer Science
|
2011
|
Vol. 21, no 2
385-399
EN
Energy consumption in a Chip MultiProcessor (CMP) is one of the most important costs. It is related to design aspects such as thermal and power constrains. Besides efficient on-chip processing elements, a well-designed Processor Allocator (PA) and a Network-on-Chip (NoC) are also important factors in the energy budget of novel CMPs. In this paper, the authors propose an energy model for NoCs with 2D-mesh and 2D-torus topologies. All important NoC architectures are described and discussed. Energy estimation is presented for PAs. The estimation is based on synthesis results for PAs targeting FPGA. The PAs are driven by allocation algorithms that are studied as well. The proposed energy model is employed in a simulation environment, where exhaustive experiments are performed. Simulation results show that a PA with an IFF allocation algorithm for mesh systems and a torus-based NoC with express-virtual-channel flow control are very energy efficient. Combination of these two solutions is a clear choice for modern CMPs.
11
Układy cyfrowe w systemach i sieciach telekomunikacyjnych o wysokiej wiarygodności działania
Kraśniewski A., Łuba T., Zbierzchowski B.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2010
|
nr 4
111-115
PL
Dokonano przeglądu osiągnięć związanych z projektem badawczym Projektowanie układów cyfrowych do zastosowań w systemach i sieciach telekomunikacyjnych o wysokiej wiarygodności działania, realizowanych przy użyciu struktur programowalnych FPGA/CPLD. Przedstawiono wyniki prac w zakresie podstaw teoretycznych konstrukcji algorytmów kryptograficznych oraz implementacji tych algorytmów w strukturach programowalnych. Omówiono nowe metody i narzędzia syntezy układów cyfrowych wykorzystujące specyficzne moduły występujące w złożonych strukturach FPGA/CPLD oraz metody zapewniania samokontroli działania układów realizowanych w złożonych strukturach programowalnych.
EN
Main outcomes of the project Design of FPGA/CPLD-based digital circuits for applications in dependable telecommunication systems and networks are presented. Theoretical results underlying the development of cryptographic algorithms and examples of implementation of such algorithms with programmable devices are discussed. New methods and tools for design of digital circuits that effectively exploit specific architectural features of modern FPGA/CPLD devices and techniques that provide such circuits with self-checking capability are presented.
12
Technika cyfrowa w telekomunikacji
Łuba T., Zbierzchowski B.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2010
|
nr 4
103-104
13
Nowe metody sprzętowo-programowego przetwarzania sygnałów i obrazów dla potrzeb systemów informacyjnych
Łuba T., Rawski M.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2010
|
nr 4
105-110
PL
Dokonano przeglądu osiągnięć związanych z projektem badawczym realizowanym we współpracy z Singapurem. Przedstawiono wyniki prac w zakresie podstaw teoretycznych konstrukcji algorytmów syntezy logicznej oraz implementacji tych algorytmów w strukturach programowalnych. Omówiono sprzętowe systemy DSP realizowane w najnowszych strukturach CPLD/FPGA i optymalizowane narzędziami komputerowego wspomagania projektowania dostosowanymi do specyficznych cech struktur programowalnych.
EN
Main outcomes of the Joint Singapore-Poland Project are presented. Theoretical results underlying the development of logic synthesis algorithms and examples of implementation of such algorithms with programmable devices are discussed. New DSP processing systems based on hardware designed with use of the most recent CPLD/FPGA structures and software designed to efficiently utilize specific features of these programmable structures are presented.
14
Content available remote Logic synthesis strategy for FPGAs with embedded memory blocks
Rawski M., Borowik G., Łuba T., Tomaszewski P., Falkowski B.
Przegląd Elektrotechniczny
|
2010
|
R. 86, nr 11a
94-101
PL
Wraz z rozwojem struktur programowalnych, które mają coraz bardziej heterogeniczną budowę, proces odwzorowania projektowanego systemu w tych strukturach staje się coraz bardziej złożony. Nowoczesne układy FPGA są wyposażone w zagrzebane bloki pamięciowe, które mogą być wykorzystane do zwiększenia efektywności projektowanego systemu. W artykule zaprezentowano metodę syntezy logicznej opartej na dekompozycji zrównoważonej, która wykorzystuje koncepcję r-przydatności w celu efektywnego wykorzystania możliwości oferowanych przez wbudowane bloki pamięciowe. Rezultaty zaprezentowane w artykule potwierdzają skuteczność zaproponowanej metody.
EN
With the evolution of programmable structures, that become more heterogeneous, the process of mapping a design into these structures becomes more and more complex. Modern FPGA chips are equipped with embedded memory blocks that can be used to increase the implementation quality of the design. The paper presents a logic synthesis method based on balanced decomposition that uses the concept of radmissibility to efficiently utilize possibilities provided by memory blocks embedded in modern FPGA architectures. Results presented in this paper prove the effectiveness of proposed approach.
15
Implementacja sprzętowa dwuwymiarowej transformacji falkowej w układach FPGA
Tomaszewicz P., Staworko M., Rawski M., Łuba T.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2009
|
nr 12
2029-2034
PL
Pokazano wyniki implementacji układów realizujących dwuwymiarową transformację falkową typu 9/7. Porównano realizacje transformacji wykorzystującej filtry o skończonej odpowiedzi impulsowej oraz schemat liftingu. Praca badawcza polegała na próbie porównania tych realizacji pod względem zajętości zasobów logicznych układów FPGA. W realizacjach wykorzystano cechy algorytmu, które umożliwiają optymalizację pod kątem zajętości układu.
EN
The results of implementation 9/7 wavelet transform was shown. Comparison of wavelet transform based on the finite response filters and lifting scheme was presented. The main consideration was the estimation of the differences between the occupied space of the FPGA device for different two-dimensional discrete wavelet transform implementation methods.
16
Content available remote Synthesis of finite state machines for implementation with programmable structures
Łuba T., Borowik G., Kraśniewski A.
Electronics and Telecommunications Quarterly
|
2009
|
Vol. 55, No 2
183-200
EN
Sensible application of programmable structures to the realization of digital systems cannot take place without computer aided design systems. It is particularly important when the design is intended for novel programmable structures containing LUT-based cells and embedded memory blocks, since traditional methods for technology mapping are oriented towards gate structures and based on minimization and factorization of Boolean functions. This article focuses on finite state machine synthesis including logic optimization techniques, the technology mapping techniques, and the techniques that provide the resulting circuits with concurrent error detection capability. It is shown that a considerably more effective method of synthesis intended for CPLD and FPGA structures is based on the decomposition scheme.
17
Układy logiczne - niewykorzystane szanse techniki cyfrowej dla telekomunikacji i teleinformatyki
Łuba T., Rawski M., Zbierzchowski Z.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2008
|
R. 81, nr 8-9
916-925
PL
Celem artykułu jest promocja nowych metod i narzędzi syntezy logicznej w projektowaniu układów cyfrowych dla potrzeb telekomunikacji. Omawiana jest aktualnie badana na świecie metoda dekompozycji funkcjonalnej, a w szczególności metoda dekompozycji zrównoważonej. Zgodnie z obiecującymi wynikami eksperymentów, można przypuszczać, że metody te zdominują projektowanie układów cyfrowych strukturach FPGA. Podano wiele przykładów potwierdzających skuteczność dekompozycyjnych metod syntezy w projektowaniu układów cyfrowego przetwarzania sygnałów.
EN
The main goal of this paper is to promote new logic synthesis methods and tools in digital design for needs of the telecommunications. The paper discusses functional decomposition techniques, which are currently being investigated, with special attention to the balanced decomposition method. Since technological and computer experiments with application of these techniques produce promising results, this kind of logic synthesis will probably dominate the development of digital circuits in FPGA structures. A lot of examples which confirm effectiveness of application of the decomposition method for digital signal processing systems designing are presented.
18
Content available remote Two algorithms for obtaining fixed polarity arithmetic expansion representation of quaternary functions
Lozano C. C., Falkowski B. J., Łuba T.
Electronics and Telecommunications Quarterly
|
2008
|
Vol. 54, No 2
149-166
EN
Multiple-valued logic has attracted research interests as one way to improve and overcome the limitations encountered in circuits employing two-valued (binary) logic. In particular, much attention has been paid to the three-valued (ternary) and four-valued (quaternary) logic which form the smallest multiple-valued fields. In this article two algorithms for efficient calculation of quaternary fixed polarity arithmetic expansions (QFPAEs) representation of quaternary functions are presented. The first algorithm operates on disjoint cubes array representation of the input function and is suitable for obtaining selected spectral coefficients. The second algorithm starts from QFPAE in polarity zero and is advantageous for deriving either all QFPAE spectra or QFPAE coefficient vector in nonzero polarities. Both algorithms are simple and have high possibilities of parallel implementation. In order to show the advantage of the proposed algorithm, the computational costs for the second algorithm have been derived and compared with the fast transform method. The comparison shows that the algorithm has lower computational cost for generating the complete polarity matrix.
19
Content available remote Arithmetic and Boolean techniques for derivation of system reliability expressions
Falkowski B. J., Lozano C. C., Łuba T.
Electronics and Telecommunications Quarterly
|
2008
|
Vol. 54, No 2
167-177
EN
Reliability analysis of a system conducted in the Probabilistic (Arithmetic) domain is lengthy and error-prone. An alternative method is to consider the system reliability components to be Boolean variables rather than Probabilistic variables and to treat the whole problem as if it were Boolean. This method allows the use of powerful Boolean reduction theorems to contain the size of the problem. In order for the conversion of the reliability expression from Boolean domain back to the Probabilistic domain to be on a one-to-one basis, the Boolean expression should be fully disjoint. In this article basic properties and definitions of Probabilistic and Boolean domains are presented. Evaluation of reliability of a system directly from Arithmetic expansion is also discussed. Since the reliability expression may be directly obtained from disjoint cube representation, two methods to obtain disjoint cubes representation of the path set expression of the system are also shown.
20
Rekonfigurowalne systemy scalone (PSoC)
Łuba T., Piwowarska E., Jaworski Z.
Elektronika : konstrukcje, technologie, zastosowania
|
2005
|
Vol. 46, nr 8
21-24
PL
Przedstawiono projektowanie systemów realizowanych w jednomodułowej strukturze scalonej tzw. System on Chip. Szczególnie uwzględniono projektowanie w rekonfigurowanych strukturach FPGA. Omawiane są również mankamenty metod i narzędzi projektowania.
EN
The paper presents an approach to System on Chip designs. The approach targets SoC designs containing reconfigurable FPGA. The paper also points out the weak aspects of related synthesis methods and tools.
first rewind previous Strona / 2 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.