PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 18

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote Multiple Controlled Random Testing
Mrozek I., Yarmolik V.
Fundamenta Informaticae
|
2016
|
Vol. 144, nr 1
23--43
EN
Controlled random tests, methods of their generation, as well as their application to the testing of both hardware and software systems are discussed. Available evidences suggest that high computational complexity is one of the main drawback of these methods. Therefore we propose a technique to overcome this problem. In the paper, we introduce the concept of multiple controlled random tests (MCRT) and examine various numerical characteristics in terms of the development of those tests. We prove the effectiveness of the Euclidean distance, as well as we propose an easy computational method of its calculation, in the process of constructing MCRT. The presented approach is evaluated through the experimental study in the context of testing of Random Access Memory (RAM).
2
Generowanie wieloprzebiegowych kontrolowanych testów losowych
Mrozek I., Yarmolik V.
Elektronika : konstrukcje, technologie, zastosowania
|
2016
|
Vol. 57, nr 11
99--101
PL
Zauważalną niedoskonałością standardowego podejścia do kontrolowanego generowania testów losowych jest wysoka złożoność obliczeniowa procesu. Dlatego w artykule przedstawiona zostanie technika kontrolowanego generowania testów losowych pozwalająca w sposób znaczny zmniejszyć tę złożoność. Technika ta wykorzystuje ideę testów wieloprzebiegowych i w odróżnieniu od podejścia klasycznego skupia się na generowaniu całych kolejnych testów a nie pojedynczych wzorców testowych.
EN
Available evidences suggest that high computational complexity is one of the main drawback of controlled random tests. Therefore a technique to overcome this problem is proposed in the paper. We introduce the concept of multiple controlled random tests (MCRT) and examine various numerical characteristics in terms of the development of those tests. An important key advantage of these techniques is that, in contrast to standard controlled random tests, they use a general characteristic for the test as a whole instead of separately for each test vector.
3
Kontrolowane generowanie optymalnych testów losowych
Mrozek I., Yarmolik V.
Elektronika : konstrukcje, technologie, zastosowania
|
2015
|
Vol. 56, nr 8
64-66
PL
Jedną ze standardowych technik stosowanych w procesie testowania zarówno systemów elektronicznych jak i oprogramowania jest technika testów losowych. Standardowe testy losowe nie wykorzystują jednak informacji jakie są dostępne w środowisku testowania czarnej skrzynki. Informacja ta wykorzystywana jest w wypadku kontrolowanego generowania testów losowych (ang. Contrlled Random Tests), co w sposób znaczny pozwala zwiększyć efektywność realizowanych testów. W artykule przeanalizowane zostały podstawowe metryki odnoszące się do pomiaru zróżnicowania generowanych wzorców testowych. Maksymalizacja przedstawionych metryk pozwoliła wygenerować optymalny kontrolowany test losowy (ang. Optimal Controlled Random Test – OCRT), a następnie zaproponować algorytm, o niskiej złożoności obliczeniowej, pozwalający na automatyzację procesu generowania testów optymalnych.
EN
Random testing is a low cost method that is successfully applied to a wide range of testing problems. Standard random testing does not exploit some information that is available in black box testing environment. Therefore controlled approach to random testing (Controlled Random Tests) may be used. In the paper basic metrics to generate controlled random tests are considered. Optimization of the numerical values of these metrics allowed to define both optimal controlled random test and easy computationally algorithm to generate these tests.
4
Wykorzystanie testów symetrycznych w transparentnym testowaniu pamięci RAM
Mrozek I.
Logistyka
|
2012
|
nr 3
PL
Artykuł przedstawia strategię testowania pamięci wykorzystywaną w technice BIST opartą o symetryczne testy pamięci. Technika symetrycznych testów pamięci gwarantuje, iż proces testowania odbywa się w niezwykle efektywny i szybki sposób. Jej wykorzystanie pozwala zmniejszyć złożoność procesu testowania o około 30% w porównaniu ze standardową metodą testowania transparentnego opartą o sygnaturę odniesienia. Fakt ten ma niezwykle istotne znaczenie jeśli weźmie się pod uwagę bieżące i przyszłe rozmiary uzywanych pamięci.
EN
Computer systems play a significant role almost in each area of life. Therefore we have to ensure their correct working. One of the most important components of each computer system is its memory. So, it is very important to identify a memory fault as soon as it occurs. Memory fault can take place at any time. Therefore we have to test the memory while booting system and periodical when the computer system is in use. In the first case (sometimes in the second case too) we can use a non-transparent memory test, in second case we should use transparent memory test. In this paper we would like to present symmetric version of transparent memory tests which allow us to reduce about 30% the time of the process of memory testing in comparing with the standard non symmetric methods.
5
Content available remote Antirandom Test Vectors for BIST in Hardware/Software Systems
Mrozek I., Yarmolik V.
Fundamenta Informaticae
|
2012
|
Vol. 119, nr 2
163-185
EN
Antirandom testing has proved useful in a series of empricial evaluations. It improves the fault-detection capability of random testing by employing the location information of previously executed test cases. In antirandom testing we select test pattern (test vector) such that it is as different as possible from all the previous executed test cases. Unfortunately, this method essentially requires enumeration of the input space and computation of each input vector when used on an arbitrary set of existing test data. This avoids scale-up to large test sets and (or) long input vectors. In this paper, we propose a new algorithm for antirandom test generation that is computationally feasible for BIST (Built In Self Test) tests. As the fitness function we use Maximal Minimal Hamming Distance (MMHD) rather than standard Hamming distance as is used in the classical approach. This allows to generate the most efficient test vectors in term of weighted number of generated k-bits tuples. Experimental results are given to evaluate the performance of the new approach.
6
Inkrementacyjne sekwencje adresowe o niskim narzucie sprzętowym w dwuprzebiegowych testach krokowych
Mrozek I., Yarmolik S. V.
Elektronika : konstrukcje, technologie, zastosowania
|
2012
|
Vol. 53, nr 10
133-135
PL
Jednokrotna realizacja testu krokowego charakteryzuje się stałym i stosunkowo niskim pokryciem uszkodzeń szczególnie w odniesieniu do uszkodzeń uwarunkowanych zawartością. Jedną z technik umożliwiających zwiększenie pokrycia uszkodzeń jest technika wielokrotnego wykonania testu przy zmiennych warunkach początkowych. Kluczowymi warunkami początkowymi mającymi decydujący wpływ na pokrycie uszkodzeń w wieloprzebiegowych testach krokowych jest początowa zawartość pamięci i użyte sekwencje adresowe. W artykule rozważone są dwuprzebiegowe sesje testowe pamięci RAM wykorzystujące w swej istocie mechanizm zmiennych sekwencji adresowych. Literatura dziedziny jasno wskazuje, iż różne sekwencje adresowe mogą prowadzić do zróżnicowanej wydajności procesu testowania. Niezmiernie ważnym problemem jest zatem wybranie odpowiednich sekwencji adresowych uwzględniając przy tym nie tylko pokrycie uszkodzeń ale również koszt wygenerowania tych sekwencji. W publikacji skupiono się zatem na sekwencjach adresowych, których implementacja charakteryzuje się bardzo niskim narzutem sprzętowym. Dlatego przeanalizowano dwuprzebiegowe testy krokowe wykorzystujące inkrementacyjne sekwencje adresowe wygenerowane odpowiednio w oparciu o współczynnik q=1 i q=2.
EN
Conventional memory tests based on only one run have constant and low faults coverage especially for Pattern Sensitive Faults (PSF) To increase faults coverage the multiple run March test algorithms have been used. In a case of multiple memory test execution the consecutive memory address sequences and their relations or optimal set of backgrounds are very important to achieve high fault coverage. In the paper we will focus on short, effective and with low hardware overhead memory test procedures suitable especially for BIST systems Therefore we will analyze two run march tests with address decimation with index q=2, which seems to be easiest to implement as multiple run march test.
7
Testowanie transparentne z wykorzystaniem zespołu sygnatur
Mrozek I., Yarmolik V.
Logistyka
|
2011
|
nr 3
PL
Artykuł przedstawia zmodyfikowane podejście do transparentnego testowania pamięci opartego o testy krokowe. Podejście to umożliwia znaczne skrócenie czasu niezbędnego do wyliczenie sygnatury odniesienia. W proponowanej metodzie sprowadza się to do wykonania fazy odczytu o złożoności 1N. Dodatkowo metoda ta pozwala na łatwe określenie wartości sygnatury odniesienia charakterystycznej dla każdej fazy testu. Dzięki temu możliwa jest ocena poprawności działania pamięci nie tylko po zakończeniu całego procesu testowania (jak ma to miejsce w podejściu klasycznym), ale również po zakończeniu każdej jego fazy. Zmniejsza to w efekcie współczynnik maskowania uszkodzeń i prowadzi do zwiększenia ich pokrycia.
EN
In this paper the new concept of transparent RAM testing based on march tests has been proposed. This approach allows substantially reduce the time needed to calculate the faultfree signature. In the proposed concept complexity of this process is reduced to 1N. In addition, this method allows you to easily determine the value of the reference signatures of each phase of the transparent march test. It allows to compare the fault-free signature with real signature at the end of all march test phases. This reduces the effect of fault masking and leads to an increase of fault coverage.
8
Generowanie optymalnych wektorów testowych pamięci RAM
Mrozek I., Yarmolik V.
Logistyka
|
2011
|
nr 6
PL
Efektywne wektory testowe i sposoby ich generowania odgrywają znaczącą rolę w testowaniu zarówno oprogramowania jak i sprzętu. Jednym z najtańszych podejść do problemu generowania wektorów testowych jest podejście oparte o wektory losowe. Obecnie w literaturze zaproponowanych zostało wiele nowych metod znacząco poprawiających efektywność testowania losowego należących do grupy kontrolowanego testowania losowego. W podejściu tym wybrane parametry tworzonych wektorów są z góry ustalane. W artykule zaproponowana zostanie nowa metoda generowania wektorów testowych. W proponowanym podejściu jako funkcja ich dopasowania użyta zostanie Maksymalizacja Minimalnej Odległości Hamminga, w odróżnieniu do standardowej odległości Hamminga używanej w podejściu znanym z literatury. Pozwoli to na wygenerowanie optymalnych wektorów testowych, których efektywność sprawdzona zostanie w odniesieniu do uszkodzeń PSF pamięci RAM.
EN
Efficient test vectors and methods of their generation play crucial role in both hardware and software testing. Random testing is a low cost method that can be applied to a wide range of testing problems. Recently, a number of novel techniques, include Antirandom Testing strategies, have been developed to increase the effectiveness of random testing. In this paper, we propose a new algorithm for antirandom test generation. As the fitness function we use Maximal Minimal Hamming Distance (MMHD) rather than standard Hamming distance as is used in the classical approach. This approach allows us to generate optimal test vectors for RAM testing.
9
Efektywne wykrywanie uszkodzeń PSF oparte o zmianę adresacji w iteracyjnym procesie testowania pamięci RAM
Mrozek I.
Logistyka
|
2011
|
nr 6
PL
Artykuł przedstawia propozycję zastosowania testów typu March do efektywnego wykrywania uszkodzeń złożonych (uszkodzeń wiążących zależnością wiele komórek pamięci) występujących w pamięci RAM. Proponowana idea pozostawia niezmienione wartości w testowanym układzie po zakończeniu sesji testowej. Może zatem być używana do cyklicznego testowania pamięci podczas normalnej pracy urządzeń elektronicznych zawierających pamięć RAM. Przedstawiana technika pozwala z bardzo wysokim prawdopodobieństwem wykryć wszystkie istniejące w pamięci uszkodzenia złożone. Zastosowanie w proponowanej idei testów typu March gwarantuje również wykrycie wszystkich uszkodzeń prostych znajdujących się w pamięci.
EN
This paper develops the new solution for memory testing based on transparent memory tests in terms of pattern sensitive faults detection. Previous research has outlined that the only march tests can be in use now to test modern memory chips. Their transparent versions are very efficient for the simple fault diagnoses. The solution has been proposed in this paper dealing with the extension of known algorithms for the case of pattern sensitive faults. Using march test according to the proposed technique it is possible to detect pattern sensitive memory faults with a very high probability.
10
Transparentne testowanie pamięci RAM oparte na charakterystyce adresowej
Mrozek I., Yarmolik V.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 12
114-116
PL
Artykuł przedstawia strategię transparentnego testowania pamięci RAM opartą o charakterystykę adresową. Charakterystyka ta jest otrzymywana jako suma modulo 2 adresów wszystkich komórek pamięci, których zawartość jest równa 1. Charakterystyka ta może zostać wykorzystana jako sygnatura odniesienia w procesie testowania transparentnego. W artykule zostaną zaprezentowane podstawowe własności powyższego podejścia jak również zamieszczone zostaną wyniki otrzymane drogą symulacji potwierdzające wysoką wydajność tak realizowanych testów transparentnych.
EN
In this paper the new concept of transparent RAM Testing based on Self-Adjusting Output Data Compression (SAODC) have been proposed and developed. The presented technique is based on a memory characteristic derived as the modulo-2 sum of all addresses pointing to non-zero memory cells. This characteristic can be used as the RAM under test fault-free signature. The main properties of new transparent tests are investigated and experimentally validated.
11
Wykorzystanie charakterystyki adresowej w transparentnym testowaniu pamięci RAM
Mrozek I., Yarmolik V.
Logistyka
|
2010
|
nr 6
PL
Artykuł przedstawia strategię transparentnego testowania pamięci RAM opartą o charakterystykę adresową. Charakterystyka ta jest otrzymywana jako suma modulo 2 adresów wszystkich komórek pamięci, których zawartość jest równa 1. Charakterystyka ta może zostać wykorzystana jako sygnatura odniesienia w procesie testowania transparentnego. W artykule zostaną zaprezentowane podstawowe własności powyższego podejścia jak również zamieszczone zostaną wyniki otrzymane drogą symulacji potwierdzające wysoką wydajność tak realizowanych testów transparentnych.
EN
In this paper the new concept of transparent RAM testing based on Self- Adjusting Output Data Compression (SAODC) have been proposed and developed. The presented technique is based on a memory characteristic derived as the modulo- 2 sum of all addresses pointing to non-zero memory cells. This characteristic can be used as the RAM under test fault-free signature. The main properties of New transparent tests are investigated and experimentally validated.
12
Wieloprzebiegowe testy krokowe pamięci RAM
Mrozek I., Yarmolik V.
Logistyka
|
2010
|
nr 2
PL
Tradycyjne testy pamięci oparte o pojedynczy przebieg posiadają stałą i dość niską wydajność w odniesieniu do uszkodzeń uwarunkowanych zawartością (PSF). Celem zwiększenia tej wydajności stosuje się m.in. testowanie wieloprzebiegowe w których ten sam test bazowy realizowany jest wielokrotnie przy zmienianych warunkach początkowych. W artykule uwaga skupiona zostanie na porównaniu różnych testów krokowych i możliwości ich wykorzystania w technice testowania wieloprzebiegowego. Porównanie to oparte będzie o zdefiniowany współczynnik ważonej wydajności testów pozwalający w bardziej obiektywny sposób określić wydajność testu.
EN
Conventional memory tests based on only one run have constant and low faults coverage especially for Pattern Sensitive Faults (PSF). To increase faults coverage the multiple run March test algorithms have been used. This article will focus mainly on the comparison of different tests and the possibility of their use in the multiple run memory tests technique. This comparison will be based on the defined Weighted Fault Coverage measure for March Test. It allows to us in a more objective way to determine test performance.
13
Transformacja transparentnych testów krokowych w testy symetryczne
Mrozek I.
Logistyka
|
2010
|
nr 6
PL
Pamięci półprzewodnikowe wykorzystywane są obecnie we wszystkich systemach cyfrowych w tym w systemach o znaczeniu krytycznym, w których proces testowania poszczególnych podzespołów musi odbywać się periodycznie podczas normalnej pracy całego systemu. W wypadku pamięci RAM i testowania periodycznego bardzo ważną rolę odgrywają transparentne testy krokowe. Jedną z najbardziej interesujących technik pozwalających na implementację testów transparentnych jest technika oparta na testach symetrycznych. W artykule przedstawiona zostanie metoda transformacji dowolnego niesymetrycznego testu krokowego w postać symetryczną.
EN
High-density memories are often used in safety-critical microelectronic systems. Transparent March algorithms allow realizing periodic testing of memory while preserving its contents. One of the most interesting technique, which allows to implement the transparent memory testing is based on symmetry of march tests. This paper presents the technique which allows to transform any asymmetric march test to the symmetric one.
14
Content available remote Analysis of multibackground memory testing techniques
Mrozek I.
International Journal of Applied Mathematics and Computer Science
|
2010
|
Vol. 20, no 1
191-205
EN
March tests are widely used in the process of RAM testing. This family of tests is very efficient in the case of simple faults such as stuck-at or transition faults. In the case of a complex fault model-such as pattern sensitive faults-their efficiency is not sufficient. Therefore we have to use other techniques to increase fault coverage for complex faults. Multibackground memory testing is one of such techniques. In this case a selected March test is run many times. Each time it is run with new initial conditions. One of the conditions which we can change is the initial memory background. In this paper we compare the efficiency of multibackground tests based on four different algorithms of background generation.
15
Transparentne testowanie pamięci RAM oparte na charakterystyce adresowej
Mrozek I., Yarmolik V.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
Vol. 51, nr 9
161-163
PL
Artykuł przedstawia strategię transparentnego testowania pamięci RAM opartą o charakterystykę adresową. Charakterystyka ta jest otrzymywana jako suma modulo 2 adresów wszystkich komórek pamięci, których zawartość jest równa 1. Charakterystyka ta może zostać wykorzystana jako sygnatura odniesienia w procesie testowania transparentnego. W artykule zostaną zaprezentowane podstawowe własności powyższego podejścia jak również zamieszczone zostaną wyniki otrzymane drogą symulacji potwierdzające wysoką wydajność tak realizowanych testów transparentnych.
EN
In this paper the new concept of transparent RAM Testing based on Self-Adjusting Output Data Compression (SAODC) have been proposed and developed. The presented technique is based on a memory characteristic derived as the modulo-2 sum of all addresses pointing to non-zero memory cells. This characteristic can be used as the RAM under test fault-free signature. The main properties of new transparent tests are investigated and experimentally validated.
16
MPS(3N) transparent memory test for Pattern Sensitive Fault detection
Mrozek I., Busłowska E., Sokół B.
Metody Informatyki Stosowanej
|
2008
|
nr 4 (Tom 17)
129--138
EN
Conventional memory tests based on only one run have constant and low faults coverage especially for Pattern Sensitive Faults (PSF). To increase faults coverage the multiple run March test algorithms have been used. As have been shown earlier the key element of multiple run March test algorithms are memory backgrounds. Only in a case of optimal set of backgrounds the high fault coverage can be achieved. For such optimal backgrounds the analytical calculation of NPSFk fault coverage for 3 and 4 runs of MPS(3N) test in this paper is presented. All of the analytical calculations are confirmed and validated by adequate experiments.
17
Transparentne testowanie pamięci RAM wykorzystujące technikę testów symetrycznych
Mrozek I., Jarmolik W.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
Vol. 48, nr 2
28-31
PL
Przedstawiono strategię testowania pamięci w technice BIST, wykorzystującą symetryczne testy pamięci. Technika symetrycznych testów pamięci gwarantuje, iż proces testowania odbywa się w niezwykle efektywny i szybki sposób. Jej wykorzystanie pozwala zmniejszyć złożoność procesu testowania o ok. 30% w porównaniu ze standardową metodą testowania transparentnego, opartą na sygnaturze odniesienia. Fakt ten ma niezwykle istotne znaczenie, jeśli weźmie się pod uwagę bieżące i przyszłe rozmiary używanych pamięci.
EN
Computer systems play a significant role almost in each area of life. Therefore we have to ensure their correct working. One of the most important components of each computer system is its memory. So, it is very important to identify a memory fault as soon as it occurs. Memory fault can take place at any time. Therefore we have to test the memory while booting system and periodical when the computer system is in use. In the first case (sometimes in the second case too) we can use a non-transparent memory test, in second case we should use transparent memory test. In this paper we would like to present symmetric version of transparent memory tests which allow us to reduce about 30% the time of the process of memory testing in comparing with the standard non symmetric methods.
18
Transparentne testowanie pamięci RAM
Busłowska E., Brzozowski M., Mrozek I.
Wiadomości Elektrotechniczne
|
2006
|
nr 7
25-28
PL
Omówiono strategię testowania pamięci RAM w oparciu o testy krokowe i analizę sygnatur, stosowaną w fazie produkcji oraz podczas eksploatacji.
EN
The paper presents strategy of testing of RAMs, based on stepping tests and signature analysis, used on produetion and operating level.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.