Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Sortuj według:

Ogranicz wyniki do:

Synteza analogowych filtrów ,,log domain" w technologii CMOS

Wydmański R.

Elektrotechnika i Elektronika

2001

T. 20, z. 1

39--54

Praca przedstawia opisane w literaturze metody syntezy analogowych filtrów ,, log domain " zaadoptowane dla potrzeb technologii CMOS, wykorzystującej tranzystory MOSFETpracujące w zakresie słabej inwersji. Metoda symulacji prototypu będącego drabinką LC jest szczególnie przydatna w realizacji filtrów o kanonicznej postaci transmitancji. Daje ona układy o nieskomplikowanej topologii, będące bezpośrednimi odpowiednikami prototypu. Dzięki temu łatwo można optymalizować parametry otrzymanego filtru „ log domain ", ze względu na jego własności szumowe i wrażliwościowe. Istnieje również możliwość przybliżonej syntezy filtrów o niekanonicznych transmitancjach w oparciu o pasywny prototyp LC. Technika syntezy filtrów metodą zmiennych stanu umożliwia projektowanie praktycznie dowolnych układów filtrów ,, log domain ". Jest metodą elegancką pod względem matematycznym i dzięki możliwości uzyskania nieskończenie wielu zestawów parametrów filtru realizujących założoną transmitancję, daje szerokie możliwości optymalizacji parametrów użytkowych układu. W pierwszej części pracy przedstawiono podstawowe bloki wykorzystywane w syntezie filtrów ,,log domain ". Następnie zaprezentowano omówione wyżej metody. Jako przykłady przedstawiono syntezę: filtru dolnoprzepustowego eliptycznego trzeciego rzędu zaprojektowanego w oparciu o metodę symulacji prototypu LC orazjiltru dolnoprzepustowego Czebyszewa czwartego rzędu zaprojektowanego w oparciu o metodę zmiennych stanu. Zaprezentowano również wyniki analiz komputerowych charakterystyk tak otrzymanych filtrów. W końcowej części w skrótowy sposób zaznaczono ograniczenia związane z projektowaniem fitrów „ log domain " w technice CMOS wykorzystującej pracę podprogową tranzystorów MOSFET.

The article presents generally known log domain filter synthesis techniques, i. e. operational simulation of LC ladder and state-space formulation, which are related to MOSFET transistors operating in weak inversion. The operational simulation of LC ladder is particularly suitablefor all-pole transfer function designing. It is easy to analyse the behaviour of such filters due to one-to-one correspondence with the passive prototype. The resulting circuit can exhibit a Iow sensitivity to element variations. There is also a possibility to design elliptic-type filters with close approximation. The state-space formulation technique is more versatile and enables direct designing of non-canonic filter transfer function. Thanks to the infinite sets of state-space parameters the latter technique allows wide circuit optimization. Fundamental blocks used in the synthesis are described in the first part of the article. Next, both mentioned techniques are presented. As examples the 3-rd order log domain elliptic lowpass filter and the 4-th order log domain Chebyshev lowpass filter are presented. In the last part disadvantages of log domain filter synthesis based on MOSFET transistors operating in weak inversion are enumerated.

15 MHz elliptic OTA-C filters in 1.2 μm CMOS technology

Deptuch G., Kuta S., Wydmański R.

Electron Technology

1999

Vol. 32, No. 3

240-246

The paper presents a complete design of two different orders elliptic CMOS continuos time filters with cut-of frequency of 15 MHz. The first realizes 3rd order signal filtering and the second one is a 5th order filter. Both filters are based on linear, fully-balanced, folded cascode operational transconductance amplifier (OTA) with large DC gain and high output resistance. The presented approach exploits transconductance cells connected in a gyrator structure in order to simulate an inductance lement in a wide frequency band. The designed filters are assigned for a purpose of lowpass filtering in the fibre TV transmission system OST-2 [4]. The design has been verified by simulations with 1.2 μm CMOS process parameters from AMS and then simulated have been borne out in correspondent physical measurements.