Wyniki wyszukiwania - BazTech

Ograniczanie wyników

1 Kwartalnik Elektroniki i Telekomunikacji

1 2000

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Sortuj według:

Ogranicz wyniki do:

Implementacja algorytmu konwolucji 2D w układach specjalizowanych VLSI oraz w procesach ogólnego przeznaczenia i sygnałowych

Wiatr K., Jarmo E.

Kwartalnik Elektroniki i Telekomunikacji

2000

Vol. 46, nr 4

553-587

W opracowaniu przedstawiono specjalizowane układy VLSI do realizacji obliczeń konwolucji 2D na przykładzie układów firm: Harris, Plessey i InMos. Stosowanie tych układów zapewnia wysokie parametry czasowe realizowanych obliczeń ale wymaga stosowania dedykowanego otoczenia sprzętowego, związanego z dostarczaniem odpowiednio zorganizowanych danych wejściowych i odebraniem przetworzonych danych. Alternatywą dla tych układów jest realizacja algorytmu konwolucji 2D w procesach ogólnego przeznaczenia i w procesach sygnałowych. Dynamiczny rozwój tych procesorów w ostatnim okresie oferuje nowe możliwości w zakresie osiągania wysokich parametrów czasowych związanych z implementacją algorytmu dwuwymiarowej konwolucji na przykładzie obrazu wizyjnego. W szczególności omówiono architekturę superskalarną procesora Pentium z uwzględnieniem różnych jego wersji (P75, P166, P300, MMX) oraz procesory sygnałowe z rodziny DSP56000 firmy Motorola i TMS320C80 firmy Texas Instruments. Przedstawiono zagadnienia wpływu poszczególnych elementów architektury tych procesorów na realizację zadań obliczeniowych jakie występują w trakcie wykonywania programu realizującego algorytm konwolucji. Omówiono także wpływ metod konstruowania algorytmu i sposobu jego realizacji przez program użytkowy (na poziomie kodu maszynowego) na czas realizacji obliczeń. Poszczególne mplementacje omówiono ze szczególnym uwzględnieniem tych aspektów, które wpływają na czas realizacji operacji konwolucji na danych obrazowych i innych podobnie zorganizowanych. Ważnym elementem przedstawionego opracowania są załączone wyniki prac eksperymentalnych.

This paper discusses usage of different architectures and algorithms for a 2D convolution. At first dedicated VLSI devices are presented, giving the example of Harris, Plessey and InMos chips. Employing these devices results in the low-time calculation, however requires dedicated hardware and appropriate input / output data interface. An alternative solution is the use of general-purpose processors or Digital Signal Processors (DSP). In the recent years, a rapid development of these processors is observed and consequently these processors are often capable (fast enough) of carrying out 2D convolution, e.g. 2D real-time image convolution. In particular, defferent models of superscalar Pentium architectures (486, P75, P166, P300, MMX) have been discussed. Further, DSPs: Motorola DSP56000 and Texas Instruments TMS320C80 have been approached. The influence of the processor architectures on the 2D convolution calculation process has been extensively investigated. Furthermore, methods of constructing 2D convolution ( in particular image convolution) algorithms to reduce calculation time have been investigated and as the result, examples of programs (C and assembler language level) and corresponding calculation times have been given.