PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 14

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote ADC z w pełni różnicowym integratorem w trybie prądowym
Handkiewicz A., Naumowicz M., Kropidłowski M., Szczęsny Sz.
Przegląd Elektrotechniczny
|
2018
|
R. 94, nr 9
22--25
PL
Przedmiotem pracy są przetworniki ADC w trybie prądowym dla standardowych, cyfrowych technologii CMOS w nanoskali. Wykazano, że taki przetwornik z integratorem prądowym o strukturze różnicowej daje kilkubitową dokładność konieczną dla przetwarzania potokowego. W pracy zaprezentowano realizację w pełni różnicową pozwalającą na zwiększenie rozdzielczości przetwornika o dodatkowy bit.
EN
The subject of the work are ADC converters in current mode for standard digital CMOS technology at the nanoscale. It was shown that such a converter with a current integrator with a differential structure gives several-bit accuracy necessary for pipelined processing. The paper presents a fully differential implementation that allows to increase the resolution of the converter by an additional bit.
2
Content available remote Optymalizacja banków filtrów z przełączanymi prądami dla technologii CMOS w nano-skali
Naumowicz M., Handkiewicz A., Szczęsny Sz.
Przegląd Elektrotechniczny
|
2016
|
R. 92, nr 9
81--83
PL
W artykule omówiono problem projektowania i optymalizowania układów analogowych pracujących w trybie przełączanych prądów. Technologia CMOS z tranzystorami o rozmiarach kanałów mniejszych niż kilka dziesiątek nm. jest wzięta pod uwagę. Zaprezentowano metodę optymalizacji charakterystyki częstotliwościowej z uwzględnieniem eliminacji zjawiska offsetu w odpowiedzi czasowej analogowych układów scalonych. Procedura projektowania bazuje na algorytmie Hooke'a-Jeeves'a zmodyfikowanym pod kątem optymalizacji dyskretnej. Wyniki przedstawiono dla pary filtrów piątego rzędu pracującej w trybie przełączanych prądów. Otrzymane rezultaty niemal całkowicie pokrywają się z charakterystykami idealnymi, świadcząc o skuteczności zaproponowanej metody optymalizacji.
EN
In the paper the problem of design and optimization of analog circuits, operating in switched current mode, is described. The CMOS technology with transistors of channel dimensions smaller than several tens of nm is taking into account. A method to optimize the frequency response with regard to the offset elimination in the time response of analog integrated circuits is presented. The procedure is based on the Hooke- Jeeves algorithm modified for discrete optimization. The results are shown for a fifth-order filter pair operating in the switched current mode. The results almost completely coincide with the ideal frequency response, demonstrating the effectiveness of the proposed optimization methods.
3
Content available remote EDA tools for designing ΣΔ modulators working in the currentmode
Szczęsny Sz., Kropidłowski M., Naumowicz M., Śniatała P.
Przegląd Elektrotechniczny
|
2016
|
R. 92, nr 9
77--80
EN
The article presents original tools for automating designing sigma-delta modulators working in the current mode. The solution makes it possible to optimize any modulator structure, to verify the compliance of the project with technological rules and to automate designing the layout of the circuit. The tools are compatible with popular design environments for CMOS circuits and with languages for describing circuit architectures. The proposed solution offers the designer the freedom of defining parameters expected of the modulator. The final result of the design process is a modulator topography obtained in a fully automated way and ready for fabrication. The effectiveness of the tools is demonstrated with an example of a modulator based on a current-to-frequency converter. The result of the design process was an SNDR coefficient equal to 76dB and the Walden’s FoM equal to 616fj/step for 20kHz bandwidth.
PL
W artykule zaprezentowano autorskie narzędzia służące automatyzacji projektowania modulatorów sigma-delta pracujących w trybie prądowym. Przedstawione rozwiązanie umożliwia optymalizację dowolnej struktury modulatora, weryfikację zgodności projektu z regułami technologicznymi oraz automatyzację projektowania layoutu układu. Narzędzia zgodne są z popularnymi środowiskami projektowania układów CMOS oraz językami opisu architektury układów. Zaproponowane rozwiązanie oferuje projektantowi swobodę definiowania oczekiwanych parametrów modulatora, a finalnym rezultatem procesu projektowego jest w pełni automatycznie uzyskana topografia modulatora nadająca się do fabrykacji. Skuteczność narzędzi zademonstrownao na przykładzie modulatora bazującego na przetworniku prąd-częstotliwość. W wyniku procesu projektowego uzyskano współczynnik PSNR równy 76dB oraz Walden’s FoM równy 616fj/step dla pasma 20 kHz.
4
Content available remote FPAA Accelerator for Machine Vision systems
Szczęsny S., Handkiewicz A., Naumowicz M., Melosik M.
Przegląd Elektrotechniczny
|
2015
|
R. 91, nr 9
184-187
EN
This article presents a proposition of an FPAA-type programmable accelerator for image preprocessing. The structure of the accelerator is modelled basing on CPLD digital circuits. The innovation here – is using the current mode, which makes it possible to implement the accelerator in nanometre technologies. Another original solution proposed in the work is a reconfigurable multi-output current mirror. The article describes the hardware layer and a method for programming it. An implementation of an RGB-to-YCrCb colour space converter is presented. Moreover physical parameters obtained in post-layout simulations are presented as well. The solution can be used as a standalone programmable circuit or as an IPcore for a larger analogue-digital system.
PL
W artykule przedstawiono propozycję programowalnego akceleratora typu FPAA do wstępnej obróbki obrazu. Struktura akceleratora wzorowana jest na cyfrowych układach CPLD. Innowacyjność polega na wykorzystaniu trybu prądowego, co umożliwia realizację akceleratora w technologiach nanometrowych. Kolejnym oryginalnym rozwiązaniem zaproponowanym w pracy jest rekonfigurowalne wielowyjściowe zwierciadło prądowe. W artykule omówiono warstwę sprzętową oraz metodę jej programowania. Zaprezentowano implementację konwertera przestrzeni barw RGB do YCrCb w akceleratorze i przedstawiono parametry fizyczne uzyskane w symulacjach post-layoutowych. Rozwiązanie może być wykorzystane jako samodzielny układ programowalny lub IP-core większego systemu analogowo-cyfrowego.
5
Content available Current mode sigma-delta modulator designed with the help of transistor’s size optimization tool
Śniatała P., Naumowicz M., Handkiewicz A., Szczęsny S., Melo J. L. A., Paulino N., Goes J.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2015
|
Vol. 63, nr 4
919--922
EN
The paper presents a second order current mode sigma-delta modulator designed with the help of a new elaborated tool to optimize the transistor sizes. The circuit is composed of two continuous time loop filters, a current comparator and a one bit DAC with a current output. The resulting circuit, designed in a 65 nm 1.2 V CMOS technology, has a bandwidth of 2 MHz for a clock frequency of 250 MHz. The electrical simulation results show that it achieves a maximum signal-to-noise-plus-distortion ratio (SNDR) of 53.6 dB while dissipating 93 μW, which corresponds to an efficiency of 59.7 fJ/conv. The fully current mode structure makes the circuit suitable to be applied in a current mode signal processing like biosensors or image pixels arrays.
6
Content available remote Automation of CMOS technology migration illustrated by RGB to YCrCb analogue converter
Naumowicz M., Melosik M., Katarzynski P., Hankiewicz A.
Opto-Electronics Review
|
2013
|
Vol. 21, No. 3
326-331
EN
The paper illustrates a practical example of technology migration applied to the colour space converter realized in CMOS technology. The element has analogue excitation and response signals expressed in current mode. Such converter may be incorporated into an integrated vision sensor for preconditioning acquired image data. The idea of a computer software tool supporting the automated migration and design reuse is presented as the major contribution. The mentioned tools implement the Hooke-Jeeves direct search method for performing the multivariable optimization. Our purpose is to ensure transferring the circuit between usable fabrication technologies and preserving its functional properties. The colour space converter is treated as the case study for performance evaluation of the proposed tool in cooperation with HSPICE simulation software. The original CMOS technology files for Taiwan semiconductor (TSMC) plant were utilized for the research. The automated design migration from 180 nm into 90 nm resulted with obtaining compact IC layout characterized by a smaller area and lower power consumption. The paper is concluded with a brief summary that proves the usability of the proposed tool in designing CMOS cells dedicated for low power image processing.
7
Content available Switched Current Sigma-Delta Modulator with a New Comparator Structure Designed Based on VHDL-AMS Description
Śniatała P, Handkiewicz A, Naumowicz M., Szczęsny S., Melosik M., Katarzyński P., Kropidłowski M.
International Journal of Electronics and Telecommunications
|
2013
|
Vol. 59, No. 4
391-396
EN
The paper presents a VHDL-AMS based approach to the Switched-Current (SI) Sigma-Delta Modulator design. The prototype VHDL-AMS description, with the help of elaborated EDA tools, is automatically translated into the SI realization. Another tool helps the designer to create the layout. The paper also describes a new current mode comparator, which is used in the design. Postlayout simulation results are presented.
8
6-bitowy przetwornik C/A małej mocy w technice przełączanych prądów
Naumowicz M., Szczęsny S., Handkiewicz A.
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
Vol. 54, nr 9
134-136
PL
Artykuł prezentuje metodę projektowania przetwornika cyfrowo-analogowego małej mocy w technice przełączanych prądów. W pracy zaproponowana została architektura układu bazująca na wykorzystaniu wielowyjściowego zwierciadła prądowego, którego parametry obliczane są za pomocą metody Hooke’a-Jeevesa. Przeanalizowany został przykład realizacji układu w technologii TSMC 90nm. Autorzy zamieścili rozwiązanie uzyskane za pomocą metody optymalizacji kierunkowej. Jakość działania układu oceniona została na podstawie symulacji dokonanych przy użyciu programu HSPICE. Zaproponowana w pracy architektura pozwala na redukcję poborów mocy konwertera. Wartość tego parametru dla analizowanego w artykule przykładu 6-bitowego przetwornika wyniosła 40 μW.
EN
The article presents a method of designing a low-power switched-currents DAC converter. The work proposes an architecture based on using a multi-output current mirror, parameters of which are calculated with the Hooke-Jeeves’ method. The exemplar realisation has been analysed using the TSMC 90nm technology. Authors have described a solution obtained using the directional optimisation. Performance of the circuit has been assessed basing on simulations done using the HSPICE application. The architecture proposed in the work allows to reduce the power consumption of the converter. The value of this parameter, for the article-analysed 6-bit DAC, was 40 μW.
9
Content available SI-Studio : environment for SI circuits design automation
Szczęsny S., Naumowicz M., Handkiewicz A.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2012
|
Vol. 60, nr 4
757-762
EN
The current work is an answer to the problem of designing switched-current (SI) circuits, which is usually a complex issue in the field of microelectronics. The mentioned task is a source of many mistakes and takes a lot of time for designers, therefore authors of the article decided to propose a software solution. This article presents an environment for design automation of analogue circuits in the switched currents technique. It points out the utility advantages of the described tools, which make the work of a VLSI designer much easier, moreover offering a possibility to parameterise the design process considering power consumption, chip area usage and its working speed. It also presents results of an automatic generation of a filter pair circuit, as well as a DCT circuit - automatically generated with the proposed SI-Studio software tools.
10
Content available remote Generacja layoutu filtrów SI w strategii wierszowej
Handkiewicz A., Szczęsny Sz., Naumowicz M., Melosik M., Katarzyński P.
Przegląd Elektrotechniczny
|
2011
|
R. 87, nr 10
80-83
PL
Artykuł przedstawia metodę automatyzacji projektowania layoutu filtrów SI w strategii wierszowej z wykorzystaniem języka AMPLE. W pracy opisano narzędzia, które w krótkim czasie pozwalają niezależnie od technologii uzyskać layout układu złożonego z integratorow i zwierciadeł prądowych. Zaproponowane zostaje podejście pozwalające redukować pobieraną przez układ moc i zajętość powierzchni chipu lub zwiększyć szybkość działania. Skuteczność metody zobrazowana jest na przykładzie pary filtrów SI zaprojektowanej w technologii TSMC 0,18�μm.
EN
The article introduces a method of design automation of an SI filter layout using the row strategy with the help of the AMPLE language. The work describes tools which, in short time and independently on the used technology, allow to obtain a layout of a circuit composed of integrators and current mirrors. The presented approach allows to minimise the power consumption, to reduce the chip area or to enhance the speed of the circuit. The efficiency of the method is illustrated with an SI filter pair example, designed in the TSMC 0,18μm technology.
11
Genetic algorithms in gyrator-capacitor filters
Handkiewicz A., Katarzyński P., Szczęsny S., Melosik M., Naumowicz M.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 12
56-59
EN
The paper deals with circuit parameter fitting in gyrator- capacitor prototypes of analogue filters. The genetic solver available in Matlab environment altogether with dedicated software was used for this task. There is the general idea presented as well as some experimental results that prove the feasibility of this approach. The investigations were made over classical single input, single output filters.
PL
Artykuł porusza zagadnienie dopasowania wartości elementów obwodu dla żyratorowo-pojemnościowych prototypów filtrów analogowych. W tym celu użyto solwer genetyczny pakietu Matlab wraz z dedykowanym oprogramowaniem. Praca ukazuje ogólną ideę doboru parametrów jak również wyniki eksperymentów, które pokazują praktyczne możliwości zastosowania tego podejścia. Badania przeprowadzono nad klasycznymi filtrami SISO.
12
Content available Automated DCT layout generation using ample language
Handkiewicz A., Śniatała P., Pałaszyński G., Szczęsny Sz., Katarzyński P., Melosik M., Naumowicz M.
Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy
|
2010
|
z. 13
5-14
EN
Designing SI circuits layouts is a demanding task. The process is very time consuming and there is a high risk of making mistakes. It would be much easier if there were a CAD tool doing part of the job for ourselves. This is the place where a possible solution comes in – the AMPLE script language in the ICStation environment. AMPLE is a script language that can be used to generate layouts. Apart form making a layout faster the AMPLE generator enables parametrisation of SI devices and can also be technology-independent. It provides a way for automating and speeding up the process of designing a layout. This paper presents a DCT layout generator which takes advantage of the AMPLE language and offers parametrisation that can make the design process independent from the technology used.
PL
Projektowanie layoutów układów SI nie jest zadaniem łatwym. Proces ten wymaga dużych nakładów czasu, istnieje ogromne ryzyko popełnienia pomyłki przez projektanta, a projektowane układy są zależne od technologii, co wymusza ich całkowitą przebudowę w sytuacji zmiany technologii na nowszą. Zadanie to byłoby dużo prostsze, gdyby istniały narzędzia CAD automatyzujące proces projektowania. W obszarze tym możliwe jest wykorzystanie zaproponowanego w artykule rozwiązania – użycie skryptowego języka AMPLE dostępnego w środowisku ICStation. Oprócz możliwości szybszego zaprojektowania prototypu, generator stworzony przy pomocy języka AMPLE umożliwia parametryzację projektowanych urządzeń SI, które stają się niezależne od technologii. Stanowi to daleko idące udoskonalenie procesu projektowania układów scalonych wykonanych w technice SI. Niniejszy artykuł opisuje zaproponowaną metodę automatycznego generowania layoutów przedstawiając jako przykład kolejne etapy realizacji układu DCT.
13
Content available remote Design of elliptic filters with phase correction by using genetic algorithm
Katarzyński P., Handkiewicz A., Szczęsny S., Melosik M., Naumowicz M.
Przegląd Elektrotechniczny
|
2010
|
R. 86, nr 11a
69-73
EN
The paper presents a general algorithm of designing elliptic filters with phase correctors. The proposed algorithm uses a genetic solver to adjust the corrector's transfer function of an optimal order minimizing filter's nonlinearities and thus increasing the design immunity for signal distortion. The solution was implemented with Matlab environment and investigated using Matlab’s built-in functions as well as HSpice circuitry analysis.
PL
W pracy przedstawiono ogólny algorytm projektowania filtrów eliptycznych z korektorami fazy. Zaproponowany algorytm wykorzystuje solver genetyczny celem dopasowania transmitancji stopnia korekcyjnego optymalnego rzędu minimalizując nieliniowości filtru i stąd zwiększając odporność struktury na zniekształcenia sygnału. Rozwiązanie zaimplementowano w środowisku Matlab i zbadano w oparciu o wbudowane funkcje pakietu Matlab, jak również o analizę obwodów narzędziem Hipice.
14
The Equilibrium of Phosphatidylcholine-Sphingomyelin in a Monolayer at the Air/Water Interface
Petelska A. D., Naumowicz M., Figaszewski Z. A.
Polish Journal of Chemistry
|
2008
|
Vol. 82, nr 12
2323-2330
EN
Monolayers of either phosphatidylcholine (PC) or sphingomyelin (SM) or their mixtures (PC-SM) were investigated at the air/water interface. The surface tension values of pure and mixed monolayers were used to calculate the pi-A isotherms. The theory of equilibrium between components of monolayers at the air/water interface has been developed in order to obtain the stability constant of the PC-SM complex. We considered the equilibrium between PC, SM and the PC-SM complex on the basis of derived equations. We established that phosphatidylcholine and sphingomyelin formed a 1:1 complex, with the stability constant equal to KAB = 3.20x105 m2 mol-1.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.