PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 15

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available A High-Efficient Low-Voltage Rectifier for CMOS Technology
Jendernalik W., Jakusz J., Blakiewicz G., Kłosowski M.
Metrology and Measurement Systems
|
2016
|
Vol. 23, nr 2
261--268
EN
A new configuration of rectifier suiting CMOS technology is presented. The rectifier consists of only two n-channel MOS transistors, two capacitors and two resistors; for this reason it is very favourable in manufacturing in CMOS technology. With these features the rectifier is easy to design and cheap in production. Despite its simplicity, the rectifier has relatively good characteristics, the voltage and power efficiency, and bandwidth greater than 89%, 87%, and 1 GHz, respectively. The performed simulations and measurements of a prototype circuit fully confirmed its correct operation and advantages.
2
Content available Automatic tuning of a resonant circuit in wireless power supply systems for biomedical sensors
Blakiewicz G., Jakusz J., Jendernalik W., Szczepański S.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2016
|
Vol. 64, nr 3
641--646
EN
In this paper, a tuning method of a resonant circuit suited for wireless powering of miniature endoscopic capsules is presented and discussed. The method allows for an automatic tuning of the resonant frequency and matching impedance of a full wave rectifier loading the resonant circuit. Thereby, the receiver tunes so as to obtain the highest power efficiency under given conditions of transmission. A prototype receiver for wireless power reception, fabricated in in AMS CMOS 0.35 μm technology, was used to verify correct operation of the proposed tuning. The prototype system produces a stable supply voltage, adjustable in the range of 1.2–1.8 V at a maximum output current of 100–67 mA, which is sufficient to power a typical endoscopic capsule.
3
Content available remote Niskomocowy komparator z zatrzaskiem przeznaczony do cyfrowego przetwornika obrazu CMOS
Jakusz J.
Przegląd Elektrotechniczny
|
2015
|
R. 91, nr 9
57-60
PL
W artykule zaproponowano realizację analogowego niskomocowego komparatora z zatrzaskiem przeznaczonego do cyfrowego piksela CMOS. Komparator zaprojektowano w technologii 0,35 μm CMOS. Układ zoptymalizowano pod kątem obniżenia poboru mocy ze źródła zasilającego i powierzchni topografii. W projekcie zastosowano techniki redukcji poboru mocy statycznej i dynamicznej. Komparator przebadano symulacyjnie w układzie cyfrowego piksela z przetwornikiem A/C typu single-slope. Układ zasilany napięciem 3,3 V pobiera moc 1,8 μW przy założeniu 100 tysięcy cykli konwersji A/C na sekundę i zajmuje powierzchnię 220 μm2.
EN
This article proposes realisation of a low power latched analog comparator dedicated for a CMOS digital pixel. The comparator was designed in 0.35 μm CMOS technology. The comparator was optimized for power consumption and layout area reduction. In design of the circuit techniques of static and dynamic power reduction was applied. The comparator was tested by simulation in a digital pixel using A/D single-slope converter. The comparator powered from 3.3 V supply consumes power of 1.8 μW at 100 thousands A/D conversion cycles per seconds and occupies an area of 220 μm2.
4
Content available remote Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
Jakusz J., Kłosowski M., Jendernalik W., Blakiewicz G.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 10
83-85
PL
W artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany w technologii CMOS 180 nm.
EN
In this paper a digital CDS (Correlated Double Sampling) circuit for the CMOS image sensor is proposed. This circuit differs from the conventional solutions in that the two memories, storing video samples, are replaced by a reversible counter. This modification enables a significant reduction in the area and it makes possible to put the CDS in each pixel. The system has been designed and simulated in 180 nm CMOS technology.
5
Content available CMOS implementation of an analogue median filter for image processing in real time
Jendernalik W., Jakusz J., Blakiewicz G., Szczepański S.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2013
|
Vol. 61, nr 3
725--730
EN
An analogue median filter, realised in a 0.35 μm CMOS technology, is presented in this paper. The key advantages of the filter are: high speed of image processing (50 frames per second), low-power operation (below 1.25 mW under 3.3 V supply) and relatively high accuracy of signal processing. The presented filter is a part of an integrated circuit for image processing (a vision chip), containing: a photo-sensor matrix, a set of analogue pre-processors, and interface circuits. The analysis of the main parameters of the considered median filter is presented. The discussion of important limitations in the operation of the filter due to the restrictions imposed by CMOS technology is also presented.
6
Content available Characteristics of an image sensor with early-vision processing fabricated in standard 0.35 žm CMOS technology
Jendernalik W., Jakusz J., Blakiewicz G., Szczepański S., Piotrowski R.
Metrology and Measurement Systems
|
2012
|
Vol. 19, nr 2
191-202
EN
The article presents measurement results of prototype integrated circuits for acquisition and processing of images in real time. In order to verify a new concept of circuit solutions of analogue image processors, experimental integrated circuits were fabricated. The integrated circuits, designed in a standard 0.35 žm CMOS technology, contain the image sensor and analogue processors that perform low-level convolution-based image processing algorithms. The prototype with a resolution of 32 x 32 pixels allows the acquisition and processing of images at high speed, up to 2000 frames/s. Operation of the prototypes was verified in practice using the developed software and a measurement system based on a FPGA platform.
7
Content available remote Ultra-low power analogue CMOS vision chip
Jakusz J., Jendernalik W., Blakiewicz G., Piotrowski R., Szczepański S.
Przegląd Elektrotechniczny
|
2011
|
R. 87, nr 10
88-91
EN
The paper presents a project and results of testing of an analogue vision chip, which performs low-level convolutional image processing algorithms in real time. The prototype chip is implemented in 0.35 μm CMOS technology, contains SIMD matrix of analogue processing elements of size 64 x 64. The dimensions of the matrix topography is 2.2 mm x 2.2 mm, giving the density of 877 processors per mm2. Matrix dissipates less than 0.4 mW of power under 3.3 V supply and at the speed of image processing 100 frames/s.
PL
W artykule przedstawiono projekt i wyniki badań scalonego analogowego układu wizyjnego, który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazu w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 mW ze źródła zasilającego 3,3 V przy szybkości przetwarzania obrazów 100 kl/s.
8
Content available CMOS realisation of analogue processor for early vision processing
Jendernalik W., Jakusz J., Blakiewicz G., Piotrowski R., Szczepański S.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2011
|
Vol. 59, nr 2
141-147
EN
The architecture concept of a high-speed low-power analogue vision chip, which performs low-level real-time image algorithms is presented. The proof-of-concept prototype vision chip containing 32 �~ 32 photosensor array and 32 analogue processors is fabricated using a 0.35 mikrom CMOS technology. The prototype can be configured to register and process images with very high speed, reaching 2000 frames per second, or achieve very low power consumption, several mikroW. Finally, the experimental results are presented and discussed.
9
Zespolony filtr BiCMOS pośredniej częstotliwości odbiornika Bluetooth
Jakusz J., Jendernalik W.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
Vol. 51, nr 2
126-129
PL
W artykule przedstawiono pasmowoprzepustowy zespolony filtr pośredniej częstotliwości OTA-C 14-go rzędu odbiornika Bluetooth. Filtr zaprojektowano w technologii BiCMOS 0,35 mm. Szerokość pasma przepustowego filtru wynosi 1,1 MHz, a częstotliwość środkowa 3 MHz. Osiągnięto tłumienie filtru w pasmie zaporowym ponad 50 dB, tłumienie sygnałów lustrzanych większe niż 40 dB, a nierównomierność opóźnienia grupowego w pasmie przepustowym mniejszą niż 1,1 μs. Symulowana wartość IIP3 (in-band) wynosi 13,5 dBm (50 W). Filtr pobiera 10,5 mW mocy ze źródła zasilającego o wartości 3 V.
EN
This paper describes a BiCMOS complex 14-th order OTA-C IF filter for Bluetooth receiver. The filter was designed in 0.35 μm BiCMOS technology from AMS. The filter bandwidth is 1.1 MHz, the center frequency is 3 MHz. The stopband attenuation is at least 50 dB, the image band rejection is at least 40 dB and the in-band group variation is less than 1.1 μs. The simulated IIP3 for in-band signals is 13.5 dBm. The filler's power consumption is 10.5 mW from a 3 V single power supply.
10
Analogowy filtr Gm-C odbiornika GSM z automatycznym dostrajaniem częstotliwości
Jakusz J.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 11
144-148
PL
Przedstawiono scalony analogowy filtr CMOS Gm-C z układem automatycznego dostrajania charakterystyk częstotliwościowych, spełniający wymagania filtru kanałowego odbiornika telefonii komórkowej GSM. Jest to w pełni różnicowy dolnoprzepustowy filtr eliptyczny 5. rzędu, charakteryzujący się niskim poborem mocy (2,4 mW) i małą powierzchnią struktury krzemowej (0,31 mm2). Częstotliwość graniczna filtru jest dostrajana przez automatyczny układ typu master-slave, wykorzystujący jako układ wzorcowy bezstratny integrator Gm-C. Filtr został zaprojektowany i wykonany w technologii CMOS 0,8 µm (AMS - Austriamicrosystems).
EN
This paper describes a low-voltage channel selection continuous-time low-pass filter with on-chip tuning for a GSM cellular phone receiver. The filter was realized as balanced fifth-order elliptical Gm-C filters to achieve low current consumption. The cutoff frequency tuning was based on single integrator master-slave tuning circuit.
11
Scalony analogowy filtr kanałowy CMOS wielosystemowego odbiornika komunikacji bezprzewodowej
Jakusz J.
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
|
2007
|
T. 14
581-588
PL
Na przestrzeni ostatnich lat powstało wiele nowych standardów komunikacji bezprzewodowej, co prowadzi do zwiększonego zapotrzebowania na urządzenia wielosystemowe. Konieczność zmniejszenia kosztów produkcji, obniżenia pobieranej mocy i zmniejszenia rozmiarów tych urządzeń zmusza do poszukiwania nowych rozwiązań układowych. Jednym z ważniejszych bloków toru odbiornika telefonii bezprzewodowej jest dolnoprzepustowy filtr kanałowy. W referacie przedstawiono scalony wielosystemowy analogowy filtr kanałowy wykonany w technologii 0,35[mi]m CMOS.
EN
Many new standards of cordless communication where introduced within the last years what is leading to increased demand for multistandard devices. The need to reduce production costs, power dissipation, and sizes of these devices is forcing to develop new circuits solutions for a single-chip transceiver in a CMOS technology. One of that circuit is continuous-time channel-select filter in the front-end of a mobile receiver. This paper presents CMOS implementations of low-voltage, low-power analogue active-RC law-pass channel-select filters for multistandard receives.
12
Realizacja scalonego filtru kanałowego CMOS do wielosystemowego odbiornika telefonii bezprzewodowej
Jakusz J.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
Vol. 48, nr 11
104-107
PL
Na przestrzeni ostatnich lat obserwuje się dynamiczny rozwój przenośnych, zasilanych bateryjnie urządzeń komunikacji bezprzewodowej, a zwłaszcza telefonów komórkowych. Konieczność redukcji poboru mocy i napięcia zasilania oraz obniżania kosztów produkcji tych urządzeń zmusza do poszukiwania nowych rozwiązań układowych. Jednym z ważniejszych bloków w pełni scalonego odbiornika telefonii bezprzewodowej jest dolnoprzepustowy filtr kanałowy. Przedstawiono projekt scalonego analogowego filtru kanałowego CMOS typu RC, do wielosystemowego odbiornika z przemianą bezpośrednią.
EN
The recent fast developing of battery-operated portable wireless communication devices, especially mobile phones, involves constructing novell low-voltage and low-power analogue circuits. One of that circuit is continuous-time channel-select filter in the front-end of mobile receiver. This paper presents CMOS implementation of low-voltage analogue active-RC low-pass channel-select filter for multiStandard receives.
13
Analogowe filtry CMOS w scalonych odbiornikach telefonii bezprzewodowej
Jakusz J., Jendernalik W.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
Vol. 48, nr 9
26-30
PL
Na przestrzeni ostatnich lat powstało wiele nowych standardów komunikacji bezprzewodowej, co doprowadziło do zwiększonego zapotrzebowania na przenośne urządzenia wielosystemowe. Tendencja do redukcji poboru mocy, zmniejszania rozmiarów oraz obniżania kosztów produkcji tych urządzeń zmusza do poszukiwania nowych rozwiązań układowych. Jednym z ważniejszych bloków w pełni scalonego odbiornika telefonii bezprzewodowej jest dolnoprzepustowy filtr pasma podstawowego. W artykule omówiono dwa analogowe filtry pasma podstawowego zaprojektowane w Katedrze Systemów Mikroelektronicznych Politechniki Gdańskiej i wykonane w technologii CMOS 0,35 um przez Austriamicrosystems.
EN
Many new standards of cordless communication were introduced within the last years what is leading to increased demand for mobile multiStandard devices. The need to reduce production costs, power dissipation, and sizes of these devices is forcing to develop new circuit solutions for a single-chip transceiver in a CMOS technology. One of that circuit is continuous-time channel-select filter in the front-end of a mobile receiver. This paper presents two realizations of analogue active-RC low-pass channel-select filters in 0.35 um CMOS technology designed at Department of Microelectronic Systems, Gdansk University of Technology, and fabricated by Austriamicrosystems.
14
Analogowe filtry pasma podstawowego scalonych odbiorników telefonii komórkowej
Jakusz J., Jendernalik W.
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
|
2004
|
T. 5
793-798
PL
Dążenie do obniżenia poboru mocy w odbiornikach telefonii komórkowej zmusza do poszukiwania nowych rozwiązań układowych. Jednym bloków toru odbiornika GSM jest dolnoprzepustowy filtr pasma podstawowego. W referacie przedstawiono trzy scalone analogowe filtry pasma podstawowego wykonane w technologii CMOS.
EN
The recent fast developing or battery-operated portable wireless communication devices, especially: mobile phones, involves constructing novell low-voltage and low-power analogue circuits. One of that circuit is continuous-time channel-select filter in the front-end or GSM receiver. This paper presents three CMOS implementations or low-power 100kHz law-pass channel-select filters.
15
Content available remote Programmable CMOS Operational Transconductance Amplifier OTA
Wójcikowski M., Pankiewicz B., Jakusz J., Szczepański S.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2002
|
Vol. 50, Nr 2
127--132
EN
An improved version of programmable high-frequency operational transconductance amplifier (OTA) is presented. The designed OTA has been simulated and fabricated in CMOS technology. The results show that the OTA has the transconductance [formula] tuneable/programmable in a wide range of more than 450 times and the 3dB bandwidth larger than 300MHz. The OTA application for use in the Field Programmable Analogue Array (FPAA) is also shown.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.