PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 24

Liczba wyników na stronie
first rewind previous Strona / 2 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 2 next fast forward last
1
Content available The application of high level synthesis for implementation of lattice Boltzmann method in ARUZ
Jabłoński G., Kupis J.
International Journal of Microelectronics and Computer Science
|
2017
|
Vol. 8, nr 1
36--42
EN
The paper presents the implementation results of D2Q9 Lattice Boltzmann method on ARUZ, a massively parallel FPGA-based simulator built in Lodz, Poland in 2015, optimized for execution of the Dynamic Lattice Liquid algorithm. The results of tests on a single ARUZ board indicate, that the LBM simulation of 864 × 384 lattice on 18 panels of ARUZ would reach the performance of 206 · 103 MLUPS (Million Lattice Updates per Second).
2
Content available Dynamic tiling optimization for Polly compiler
Adamski D., Szydłowski M., Jabłoński G., Lasoń J.
International Journal of Microelectronics and Computer Science
|
2017
|
Vol. 8, nr 4
150--154
EN
This article presents dynamic tiling optimization for Polly compiler. It describes heuristic technique which can be applied to increase efficiency of tiling optimization. Proposed solution is based on open-source tools (LLVM and Polly compiler) and it proves that dynamic tiling optimization can be achieved by extraction code of tiled loop into seperate function. The compiler can generate multiple versions of the optimzed functions. Each of them is optimized by different tile size. The runtime decides during program’s execution which optimized version of the given function is the most appropriate.
3
Content available Hardware-aware tiling optimization for multi-core systems
Adamski D., Jabłoński G.
Computer Science
|
2017
|
Vol. 18 (2)
145--162
EN
This paper presents a proposal for a new tool that improves tiling efficiency for a given hardware architecture. This article also describes the correlation between the changing hardware architecture and methods of software optimization. The first chapter includes a short description of the change in hardware architecture that has occurred over the past ten years. The second chapter provides an overview of the tools that will be used in further research. The subsequent sections contain a description of the proposed hardware-aware tool for optimal tiling.
4
Content available remote Komputerowe wspomaganie projektowania obiektów przemysłowych : nowy obszar w kształceniu inżynierów w Polsce
Mitkowski P. T., Woziwodzki S., Jabłoński G.
Przemysł Chemiczny
|
2016
|
T. 95, nr 1
8--11
5
Polyhedral Source-to-Source Compile
Adamski D., Jabłoński G., Perek P., Napieralski A.
Elektronika : konstrukcje, technologie, zastosowania
|
2016
|
Vol. 57, nr 12
3--13
EN
This paper describes a novel Polyhedral Source-to-Source Compiler (PSSC) that enables automatic recognition of parallel regions of C/C++ code and annotating them with OpenMP/OpenACC pragmas. The proposed source-to-source compiler uses polyhedral model to detect and optimize parallel loops. Loop optimization is done on intermediate code representation by Polly compiler and then it is mapped to original source code. This approach allows combining the simplicity and efficiency of Intermediate Representation (IR) code optimization with readability of output code. Experimental results show that the proposed compiler is able to reach the comparable performance to the original Polly compiler.
PL
Artykuł opisuje nowatorski kompilator typu source-to-source, który wykorzystuje model polihedralny do automatycznego wykrywania kodu C/C++, który może być wykonywany równolegle. Fragmenty kodu źródłowego, które mogą zostać zrównoleglone, są opatrywane pragmami OpenMP/OpenACC. Opisywany kompilator śledzi zmiany jakie zostały wprowadzone w kodzie pośrednim przez kompilator Polly, a następnie odwzoruje te transformacje w kodzie źródłowym. Przedstawione w artykule podejście umożliwia połączenie zalet wynikających z optymalizowania kodu pośredniego z możliwością łatwego przenoszenia na różne platformy kodu wysokopoziomowego. Przeprowadzone pomiary wydajności wykazały, że opracowany kompilator pozwala zrównoleglić kod wysokopoziomowy równie wydajnie jak bazowy kompilator Polly.
6
Content available Heat transfer simulations in the frequency domain with the application of thermal influence coefficients method
Gnidzińska K., Jabłoński G., Napieralski A., De Mey G
International Journal of Microelectronics and Computer Science
|
2013
|
Vol. 4, nr 4
164--169
EN
In this paper an extension of thermal influence coefficients method to frequency domain has been presented. The method allowed the steady-state analysis of three-dimensional heat flow in multilayered structures. The presented modelling is based on Fourier and Hankel transforms, two-port network theory and correction coefficients for close-area distances, allowing emulation of finite heat sources by infinitesimal ones.
7
Content available FMC Video Acquisition Module with Camera Link Interface
Mielczarek A., Makowski D., Jabłoński G., Perek P., Orlikowski M.
International Journal of Microelectronics and Computer Science
|
2012
|
Vol. 3, nr 3
95-98
EN
The paper describes an universal module for video stream acquisition from fast cameras with Camera Link interface. The first version of the referenced standard defines three configurations: Base, Medium and Full. The developed module supports all of them achieving transmission speeds up to 5.44 Gb/s for raw image data in the Full configuration. The module is designed according to FPGA Mezzanine Card (FMC) standard and can cooperate with carrier boards containing High-Pin Count (HPC) version of the connector. The module was tested with the TEWS TAMC-641 module.
8
Content available Adjustable Generator of Edge-Rounded Trapezoidal Waveforms
Jankowski M., Jabłoński G.
International Journal of Electronics and Telecommunications
|
2012
|
Vol. 58, No. 3
213-218
EN
An approach to design a trapezoidal waveform generator with edge-rounding functionality is presented. The paper describes circuit able to produce edge-rounded trapezoidal waveform. Adjustment of numerous waveform parameters is possible. The signal path inside the circuit is very short. Most of circuitry required for waveform edge-rounding and adjustment is placed outside the signal path and works in DC mode.
9
Modelowanie metodą automatów komórkowych cyklu przemian fazowych w stalach
Opara J., Jabłoński G., Rudzki D., Pietrzyk M
Hutnik, Wiadomości Hutnicze
|
2012
|
Vol. 79, nr 6
447--451
PL
Praca dotyczy zastosowania automatów komórkowych do modelowania przemian fazowych w stalach. Model obejmuje przemiany ferrytyczną, bainityczną i martenzytyczną. Model ma zastosowanie do większych szybkości chłodzenia stali o niższej zawartości węgla, czyli dla warunków, kiedy nie pojawia się przemiana perlityczna. W pracy przedstawiono przyjęty schemat automatu komórkowego oraz opisano reguły przejścia dla każdej z trzech przemian. Uwzględniono dyfuzję węgla oraz tworzenie się węglików w bainicie, kiedy mały współczynnik dyfuzji węgla w austenicie nie pozwala na jego transport na duże odległości. Przedstawiono przykładowe mikrostruktury składające się z ferrytu, bainitu i martenzytu.
EN
Cellular Automata model for phase transformations in steels is presented. The model covers ferritic, bainitic and martensitic transformations and is applicable to larger cooling rates and steels with lower carbon content. Therefore, pearlitic transformation is not considered. The scheme of the CA space is presented and transition rules for transformations are formulated. The model accounts for the diffusion of carbon and precipitation of carbides in bainite, when low diffusion coefficient prevent transport of carbon on larger distances. Examples of microstructures containing ferrite, bainite and martensite are presented.
10
Content available remote Application of the Cellular Automata method to modelling lower bainite in steels
Jabłoński G., Pawłowski B., Pietrzyk M.
Computer Methods in Materials Science
|
2012
|
Vol. 12, No. 1
51-62
EN
Cellular automata model for bainitic transformation in steels is presented in the paper. Discrete character of the CA method allowed to reproduce character of precipitation of carbides in the bainitic ferrite. Numerical tests have shown that the model predicts qualitatively well physical phenomena occurring during the bainitic transformation. Although the quantitative accuracy concerning morphology of bainite and kinetics of transformation is not satisfactory, the predictive capabilities of the model are much wider comparing to the existing conventional models. It is expected that further research focused on identification of the model parameters should improve the accuracy noticeably.
PL
W pracy przedstawiono model przemiany bainitycznej w stalach wykorzystujący metodę automatów komórkowych. Dyskretny charakter tej metody pozwolił na odtworzenie węglików w ferrycie bainitycznym. Przeprowadzone testy numeryczne wykazały, że model opisują jakościowo poprawnie zjawiska zachodzące podczas przemiany bainitycznej. Wprawdzie dokładność jakościowa modelu nie jest satysfakcjonująca, to jednak możliwości obliczeniowe tego modelu są znacznie szersze w porównaniu ze stosowanymi obecnie modelami konwencjonalnymi. Można oczekiwać, że dalsze badania w kierunku identyfikacji parametrów modelu powinny poprawić w sposób znaczący jego dokładność ilościową.
11
Software optimisation in high efficiency data acquisition systems
Piotrowski A., Orlikowski M., Kozak T., Prędki P., Jabłoński G., Makowski D., Napieralski A.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 12
68-72
EN
High energy physic experiments conducted in modern accelerators or fusion reactors require to store and process enormous amount of information. For such systems it is extremely important to correctly design and implement software to maximally utilize computation power offered by available hardware. Overhead limitations introduced by factors like task scheduling, thread synchronization, dynamic memory allocation, data distribution or incorrect hardware use must be limited to minimum. The paper presents several potential source of efficiency limitation that should be taken into consideration during development process of software for data acquisition systems in order to maximally utilize throughput of the offered hardware. Additionally, methods to minimize impacts of such problems and experimental results of proposed improvements are presented.
PL
Eksperymenty przeprowadzane we współczesnych akceleratorach lub reaktorach fuzyjnych wymagają systemów komputerowych pozwalających na przechowywanie i przetwarzanie ogromnych ilości danych. Proces projektowania i implementacji dla takich systemów wymaga specyficznego podejścia, aby móc maksymalnie wykorzystać dostępne zasoby sprzętowe. Szczególnie istotnym staje się minimalizacja lub eliminacja takich czynników wpływających na wydajność pracy jak przełączanie zadań, synchronizacja pomiędzy wieloma wątkami, dynamiczna alokacja pamięci, przekazywanie danych w systemie oraz inne, w tym również związane z używaną platformą sprzętową. W artykule przedstawiono wybrane źródła ograniczeń wydajności dla takich systemów, które w szczególności należy wziąć pod uwagę podczas projektowania systemów o wysokiej wydajności. Ponadto przedstawiono zastosowane rozwiązania, które ograniczają wpływ wymienionych czynników na wydajność systemu i zaprezentowano uzyskane wyniki.
12
Content available Software for data acquisition AMC module with PCI express interface
Szachowałow S., Jabłoński G., Sakowicz B., Makowski D., Butkowski Ł., Koprek W., Simrock S.
International Journal of Microelectronics and Computer Science
|
2010
|
Vol. 1, nr 1
95-98
EN
Free Electron Laser in Hamburg (FLASH) and X-Ray Free Electron Laser (XFEL) are linear accelerators that require a complex and accurate Low Level Radio Frequency (LLRF) control system. Currently working systems are based on aged Versa Module Eurocard (VME) architecture. One of the alternatives for the VME bus is the Advanced Telecommunications and Computing Architecture (ATCA) standard. The ATCA based LLRF controller mainly consists of a few ATCA carrier boards and several Advanced Mezzanine Cards (AMC). AMC modules are available in variety of functions such as: ADC, DAC, data storage, data links and even CPU cards. This paper focuses on the software that allows user to collect and plot the data from commercially available TAMC900 board.
13
Content available Evaluation of an ATCA-based LLRF system at FLASH
Simrock S., Butkowski Ł., Grecki M., Jeżyński T., Koprek W., Jabłoński G., Jałmużna W., Makowski D., Piotrowski A., Sakowicz B., Czuba K.
International Journal of Microelectronics and Computer Science
|
2010
|
Vol. 1, nr 1
48-51
EN
Future RF Control systems will require simultaneous data acquisition of up to 100 fast ADC channels at sampling rates of around 100 MHz and real time signal processing within a few hundred nanoseconds. At the same time the standardization of Low-Level RF systems are common objectives for all laboratories for cost reduction, performance optimization and machine reliability. Also desirable are modularity and scalability of the design as well as compatibility with accelerator instrumentation needs including the control system. All these requirements can be fulfilled with the new telecommunication standard ATCA when adopted to the domain of instrumentation. We describe the architecture and design of an ATCA based LLRF system for the European XFEL. Initial results of the demonstration of such a system at the FLASH user facility will be presented. Presented are the results of operating essential components of a prototype during the machine studies in January and March 2009.
14
µClinux jako system operacyjny dla urzadzeń wbudowanych
Piotrowski A., Jabłoński G., Makowski D.
Mikroelektronika i Informatyka : prace naukowe
|
2007
|
Z. nr 7
1001-107
PL
System wbudowany (ang. embedded system) to system komputerowy będący integralną częścią obsługiwanego sprzetu, wykonujący dodatkowy program i spełniający specyficzne wymagania określone na podstawie przewidzianych zadan i warunków pracy urządzenia. Systemy tego typu można znaleźć w szeregu urządzeń powszechnego użytku takich jak samochody, bankomaty, kuchenki mikrofalowe, czy pralki. wraz z rozwojem techniki stopień złożoności obsługiwanego sprzetu i skomplikowanie zadań powierzonych systemom wbudowanym sprawiły, że konieczne stało się stosowanie dedykowanych systemów operacyjnych takich jak RTEMS czy µClinux nadzorujących pracę aplikacji użytkownika i zapewniających komunikację ze sprzętem.
15
Modelowanie zjawisk elektrotermicznych przy zastosowaniu symulatora MOPS i TULSOFT
Kamiński M., Jabłoński G.
Mikroelektronika i Informatyka : prace naukowe
|
2006
|
Z. nr 6
17-19
PL
W artykule zaprezentowano wyniki symulcji kilku wybranych struktur półprzewodnikowych wykonanych przy użyciu połączonych symulatorów termicznego TULSOFT i elektrycznego MOPS. Praca stanowi krótkie streszczenie jednego z rozdziałów rozprawy doktorskiej autora.
16
USB-based background mode debugger for freescale processors
Przygoda K., Makowski D., Jabłoński G., Napieralski A.
Elektronika : konstrukcje, technologie, zastosowania
|
2006
|
Vol. 47, nr 10
5-7
EN
The application of an in-Circuit Emulator (ICE) also called On-Circuit Debugger (OCD) or Background Debug Mode (BDM) can simplify arduous debugging process for embedded systems. Hardware debuggers allow to use an external computer for debugging, enable single stepping, breakpoints, and other resources provided by desktop computer programmers. The application of such circuits requisites high speed data rate transfers. Efficient communication protocols and USB-based devices can be easily implemented to improve advantages, of using BDM interfaces. This paper presents an application of upgradable approach to implement USB-based debugger for Freescale microcomputers consisted of USB and Field Programmable Gate Array (FPGA) devices. Moreover the device can properly operate under most popular operating systems like Linux or MS Windows.
PL
Aplikacja Emulatora Wewnątrzukładowego także nazywana Analizatorem Wewnątrzukładowym lub Analizatorem BDM może uprościć procesy żmudnego analizowania pracy systemu wbudowanego. Analizatory sprzętowe pozwalają używać zewnętrzny komputer do analizowania pracy procesora, udostępniają pracę w trybie krokowym i możliwość używania pułapek programowych oraz wiele innych zasobów dostępnych dla programistów. Ta aplikacja wymaga szybkich transferów danych. Wydajne protokoły komunikacyjne oraz urządzenia USB mogą zostać łatwo zaimplementowane, aby udowodnić zalety używania interfejsu BDM. Artykuł przedstawia aplikacje nowej implementacji analizatora USB dla procesorów USB składającej się z urządzeń USB i układu programowalnego FPGA. Urządzenie może być poprawnie używane pod ogólnie dostępnymi systemami operacyjnymi, jak Linux czy Windows.
17
Content available remote Zagadnienia filtracji harmonicznych w układach aktywnej korekcji współczynnika mocy
Bek S., Poźniak T., Starzak Ł., Jabłoński G.
Zeszyty Naukowe. Elektryka / Politechnika Łódzka
|
2005
|
z. 103
155-164
PL
Przedstawiono zagadnienia związane z filtracją zaburzeń powstających w układach korekcji współczynnika mocy, PFC. Częstotliwość sieciowa, częstotliwość przełączania elementu aktywnego i częstotliwości harmonicznych generowanych przez szybko narastające prądy różnią się między sobą o kilka rzędów wielkości, co powoduje istotne trudności w poprawnym zaprojektowaniu filtru wejściowego. Potwierdzają to zamieszczone w pracy pomiary. Istotne zatem stają się zagadnienia prawidłowego przestrzennego rozmieszczenia elementów, właściwych algorytmów sterowania oraz scalania fragmentów układu.
EN
In the paper, problems connected with filtration of disturbances originating in power factor correction (PFC) circuits have been presented. The mains frequency, the switching frequency of semiconductor devices, and the frequencies of harmonics linked with steep current transients differ one from another by several orders of magnitude. This causes considerable difficulties of proper design of the input filter. It has been proved by measurements presented. Issues of correct element arrangement, proper control algorithms, and integration of some parts of circuits are therefore becoming important.
18
Symulacje elektrotermiczne z wykorzystaniem programów "MOPS" i "TULSOFT"
Kamiński M., Jabłoński G.
Mikroelektronika i Informatyka : prace naukowe
|
2005
|
Z. nr 5
101-104
PL
W artykule zaprezentowano ideę projektowanego i uruchamianego systemu do symulacji elektrotermicz- nej przyrządów mocy opartego na symulatorze elektrycznym MOPS i symulatorze termicznym TULSOFT. Przedstawiono zasadę działania systemu a także wyniki pierwszych testowych symulacji.
19
Harmoniczne w układach aktywnej korekcji współczynnika mocy
Bek S., Poźniak T., Starzak Ł., Jabłoński G.
Mikroelektronika i Informatyka : prace naukowe
|
2005
|
Z. nr 5
15-20
PL
Przedstawiono zagadnienia związane z powstawaniem i filtracją zaburzeń w układach korekcji współczynnika mocy, PFC. Częstotliwość sieciowa, częstotliwość przełączania elementu aktywnego i częstotliwości harmonicz- nych generowanych przez szybko narastające prądy różnią się między sobą o kilka rzędów wielkości, co powoduje istotne trudności w poprawnym zaprojektowaniu filtru wejściowego. Potwierdzają to zamieszczone w pracy pomiary. Istotne zatem stają się zagadnienia prawidłowego przestrzennego rozmieszczenia elementów, właściwych algorytmów sterowania oraz scalaniafragmentów układu.
20
Przekształtnik do laboratoryjno-eksperymentalnego systemu fotowoltaicznego
Jabłoński G., Starzak Ł., Poźniak T., Makowski D., Bek S.
Mikroelektronika i Informatyka : prace naukowe
|
2004
|
Z. nr 4
55-58
first rewind previous Strona / 2 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.