PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 15

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote A testing method of analog parts of mixed-signal electronic systems equipped with the IEEE1149.1 test bus
Czaja Z., Bartosiński B.
Przegląd Elektrotechniczny
|
2016
|
R. 92, nr 11
23--26
EN
A new solution of the JTAG BIST for testing analog circuits in mixed-signal electronic microsystems controlled by microcontrollers and equipped with the IEEE1149.1 bus is presented. It is based on a new fault diagnosis method in which an analog circuit is stimulated by a buffered signal from the TMS line, and the time response of the circuit to this signal is sampled by the ADC equipped with the JTAG. The method can be used for fault detection and single soft fault localization in an analog tested circuit (A testing method of analog parts of mixed-signal electronic systems equipped with the IEEE1149.1 test bus).
PL
Przedstawiono nowe rozwiązanie testera JTAG BIST przeznaczonego do testowania torów analogowych w mieszanych sygnałowo mikrosystemach elektronicznych sterowanych mikrokontrolerami i wyposażonych w magistralę testującą IEEE1149.1 (JTAG). Bazuje ona na nowej metodzie diagnostycznej, w której tor analogowy pobudzany jest buforowanym sygnałem z linii TMS, a odpowiedź czasowa tego toru na ten sygnał jest próbkowana przez przetwornik A/C wyposażony w interfejs JTAG. Metoda ta pozwala na detekcję i lokalizację pojedynczych uszkodzeń parametrycznych w analogowym układzie badanym.
2
Content available Diagnostyka analogowych filtrów wielosekcyjnych oparta na magistrali testującej IEEE1149.1
Czaja Z., Bartosiński B.
Pomiary Automatyka Kontrola
|
2014
|
R. 60, nr 9
745--748
PL
Przedstawiono nową koncepcję testera JTAG BIST do samo-testowania torów analogowych opartych na wielosekcyjnych filtrach wyższego rzędu w mieszanych sygnałowo mikrosystemach elektronicznych sterowanych mikrokontrolerami i wyposażonych w magistralę testującą IEEE1149.1 (JTAG). Bazuje ona na metodzie diagnostycznej opartej na przekształceniu transformującym próbki odpowiedzi czasowych kolejnych sekcji filtra pobudzonego impulsem prostokątnym na krzywe identyfikacyjne w przestrzeni pomiarowej. Metoda ta pozwala na detekcję i lokalizację pojedynczych uszkodzeń parametrycznych w pierwszej w kolejności uszkodzonej sekcji filtra.
EN
A new solution of the JTAG BIST for self-testing of analog parts based on multi-section higher-order filters in mixed-signal electronic microsystems controlled by microcontrollers and equipped with the IEEE1149.1 bus is presented. It is based on a fault diagnosis method based on transformation of voltage samples of the time responses of the next section of the filter on a square impulse into identification curves placed in a measurement space. The method can be used for fault detection and single soft fault localization of the first faulty section of the filter. Thanks to use of the proposed fault diagnosis method, there is no need for expanding the JTAG BIST by any additional components. It follows from the fact that the square pulse stimulating the tested circuit is set only at the input of the first section of the filter. The ADC SCANSTA476 samples two times the time responses at outputs of all sections. Thanks to this, the JTAG BIST needs only one pin of the BCT8244A, and up to 8 inputs pins connected to the analog multiplexer of the ADC of the SCANSTA476.
3
Content available Testowanie układów cyfrowych z wykorzystaniem magistrali IEEE 1149.7
Bartosiński B.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 11
1372-1375
PL
Przedstawiono opracowaną w grudniu 2009 r. cyfrową magistralę testującą IEEE 1149.7 przeznaczoną do testowania i debuggingu wielordzeniowych układów wbudowanych. W stosunku do magistrali IEEE1149.1, której jest rozszerzeniem, magistrala IEEE1149.7 zapewnia zredukowaną do dwóch liczbę wyprowadzeń, możliwość pracy w konfiguracji gwiazdowej, indywidualne adresowanie urządzeń, eliminację ze ścieżki brzegowej nieaktywnych układów, zarządzanie zasilaniem oraz rozszerzone możliwości debugingu oprogramowania układów mikroprocesorowych.
EN
The IEEE 1149.7 bus developed in December 2009, designed for testing and debugging of multi-core embedded circuits is presented in the paper. The IEEE 1149.7 bus is based on the idea of a boundary scan path and constitutes an extension of the testing bus IEEE 1149.1 widely used in industry [1] (Fig. 1). The properties of the IEEE 1149.7 [5] belong to classes T0-T5 (Fig. 2). Class T0 (Compliant Class) ensures compatibility with Standard IEEE 1149.1. Classes T1-T3 (Extended Classes) expand the possibilities of the IEEE 1149.7 Standard, whereas Classes T4-T5 (Advanced Classes) add new possibilities connected with two wire operation. In relation to the IEEE 1149.1 Standard, the IEEE49.7 bus provides the ability to quickly access a specific device in a system with multiple devices (Fig. 6), operation in a star topology (Fig. 7), reduced to 2 number of pin (Fig. 8), power management and extended possibilities of debugging microprocessor software. These properties facilitate considerably the testing of embedded SOC circuits and stacked die devices with many semiconductor structures in one IC package. The enhanced functionality and reduced number of pin in the IEEE 1149.7 do not interfere with co-operation with IEEE 1149.1 circuits, which allows going on with testing the earlier-developed procedures and infrastructure for IEEE 1149.1. It is expected that in the near future the IEEE 1149.7 bus will find even more support, as IEEE 1149.1, by the industry.
4
Content available remote Współczesne trendy w diagnostyce układów elektronicznych z wykorzystaniem magistral testujących
Bartosiński B.
Przegląd Elektrotechniczny
|
2010
|
R. 86, nr 9
1-4
PL
Przedstawiono magistrale testujące przeznaczone do diagnostyki cyfrowych i analogowych układów elektronicznych: IEEE 1149.1 dla układów cyfrowych, IEEE 1149.4 dla układów mieszanych sygnałowo oraz magistralę IEEE 1149.6 dla złożonych układów cyfrowych sprzężonych pojemnościowo. Zaprezentowano wyniki badań nad wykorzystaniem wyposażonych w magistralę IEEE 1149.4 układów SCANSTA400 do testowania i identyfikacji uszkodzeń w układach elektronicznych. Badaniami objęto metody pomiaru rezystancji oraz metody pomiaru pojemności i indukcyjności o małym współczynniku stratności. Wykonane badania potwierdziły użyteczność układów SCANSTA400 wyposażonych w magistralę IEEE 1149.4 do wykrywania błędów produkcyjnych, bez konieczności użycia złożonych głowic ostrzowych. Zaprezentowano opracowany w ostatnich miesiącach standard magistrali dwuprzewodowej IEEE 1149.7 a także propozycje standardu IEEE P1581, IEEE 1149.8.1 oraz przedstawiono perspektywy i kierunki dalszego rozwoju magistral testujących.
EN
A review is presented of testing buses designed for the diagnostics of digital and analog electronic circuits: the IEEE 1149.1 bus for digital circuits, the IEEE 1149.4 bus for mixed-signal circuits and the IEEE 1149.6 bus for AC coupled complex digital circuits. Diagnostics carried out with the use of the above-mentioned buses is possible at the integrated circuit, packet or system level. Results of tests on the use of SCANSTA400 devices equipped with the IEEE 1149.4 test bus for testing and fault identification in electronic circuits are also presented. The tests included two methods of resistance measurement and two methods of low-dissipation factor coefficient capacitance and inductance measurement with the use of the IEEE 1149.4 bus. For multielement RLC structures, a method is presented of element identification through the bus, using Tellegen’s Theorem. The tests which were carried out confirmed the usefulness of SCANSTA400 devices equipped with the IEEE 1149.4 bus for detection of shorts and opens in connections and for determination of the values of passive elements on electronic circuit boards, without the use of complex bed of nails. The advantages and disadvantages of the test buses are discussed and perspectives and directions of their further development for testing, programming and debugging presented.
5
Diagnostyka układów elektronicznych z wykorzystaniem magistrali testujących
Bartosiński B.
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
|
2008
|
T. 16
489-494
PL
Przedstawiono przegląd magistral testujących przeznaczonych do diagnostyki układów elektronicznych: magistralę IEEE 1149.1 dla układów cyfrowych, magistralę IEEE 1149.4 dla układów mieszanych sygnałowo oraz magistralę IEEE 1149.6 dla układów cyfrowych sprzężonych pojemnościowo. Pokazano wyniki badań nad wykorzystaniem magistrali IEEE 1149.4 do pomiarów interkonektów typu RLC na pakietach układów elektronicznych. Do badań użyto wyposażonych w magistralę układów scalonych SCANSTA400. Pomiary przeprowadzano metodami proponowanymi w normie IEEE 1149.4, oraz nowoopracowanymi metodami zorientowanymi na testowanie magistralowe. Zaprezentowano metodykę pomiarów i uzyskane dokładności. Przedyskutowano zalety i wady poszczególnych magistral oraz perspektywy ich praktycznych zastosowań w zakresie testowania oraz programowania systemów wbudowanych opartych na mikrokontrolerach.
EN
The paper presents a survey of testing busses designed for electronic circuit diagnostics: the IEEE 1149.1 bus for digital circuits, the IEEE 1149.4 bus for mixed-signal circuits and the IEEE 1149.6 bus for AC coupled digital circuits. Results of tests are shown from the application of the IEEE 1149.4 bus in measurements of RLC interconnects in electronic printed circuit boards. The tests we re carried out with the use of integrated circuits SCANST A400 equipped with a bus. Measurements we re performed according to methods proposed in the IEEE 1149.4 standard and newly-developed methods oriented at bus testing. The measurement method and the obtained results are presented. The pros and cons of the testing busses and perspectives of their practical application in testing and programming of embedded systems based on microcontrollers are discussed.
6
Zastosowanie magistrali testującej IEEE 1149.6 do diagnostyki układów cyfrowych sprzężonych pojemnościowo
Bartosiński B.
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
|
2007
|
T. 14
625-632
PL
W pracy przedstawiono magistralę ułatwionego testowania standardu IEEE 1149.6 przeznaczoną do diagnostyki złożonych układów cyfrowych sprzężonych pojemnościowo. Zaprezentowano metody transmisji sygnałów cyfrowych o b. wysokich częstotliwościach, a następnie przedstawiono rozwiązania kluczowych elementów magistrali: komórkę brzegowego rejestru wyjściowego z nadajnikiem sygnałów testowych oraz detektor sygnałów różnicowych o sprzężeniu pojemnościowym. Omówiono zestaw instrukcji testujących magistrali. Przedstawiono rodzaje uszkodzeń wykrywane z wykorzystaniem magistrali oraz zaprezentowano przykłady komercyjnych układów wyposażonych w magistralę.
EN
The paper describes the IEEE 1149.6 test bus designed for complex AC coupled digital networks diagnostics. Methods of transmission of very-high-frequency digital signals are presented, then follows a presentation of solutions for key elements of the test bug: a boundary scan output register cell with a test-signal generator and a detec-tor of differential signals with ac coupling. A list of bus testing instructions is discussed. A set of potential defects detected with the use of the bus is presented, along with examples of commercial circuits equipped with a bus.
7
Content available Nowe zastosowania sygnałów komplementarnych o projektowanych kształtach do testowania elektronicznych systemów wbudowanych
Załęski D., Bartosiński B., Zielonko R.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 9 bis
739--742
PL
W pracy przedstawiono koncepcję zastosowania sygnałów komplementarnych o projektowanych kształtach do testowania części analogowych elektronicznych systemów wbudowanych, za pomocą BISTów wykorzystujących ograniczone środki mikrokontrolera sterującego. Istotą metody jest pobudzanie układu testowanego sygnałem komplementarnym o specjalnie zaprojektowanym kształcie, którego parametry są dopasowane do nominalnych położeń biegunów transmitancji układu. Wyzerowanie sygnału odpowiedzi w określonym przedziale czasu po zakończeniu pobudzenia świadczy o sprawności układu. Zaprezentowano wyniki badań symulacyjnych oraz weryfikacji praktycznej metody na przykładzie dolnoprzepustowego filtru 2 i 4 rzędu.
EN
The article presents the idea of using the shape-designed complementary signals for testing analog parts of electronic mixed-signal embedded systems employing limited resources of microcontroller that controls the system. The essence of the proposed method is stimulation of Circuit Under Test (CUT) with particular shape-designed complementary signal which parameters are matched to the nominal position of circuit transmittance poles. Vanishing the CUT response in time and after the moment of finishing the stimulation indicates absence of faults. The paper presents results of simulation researches and practical verification of the method on examples of 2nd and 4th order low-pass filters.
8
Implementacja mikroserwera TCP/IP w systemie diagnostycznym bazującym na cyfrowej magistrali testującej IEEE 1149.1
Arentowicz K., Bartosiński B.
Pomiary Automatyka Kontrola
|
2006
|
R. 52, nr 9 bis
87--89
PL
W pracy przedstawiono mikrosystem pomiarowo-diagnostyczny sterowany przez Internet i pozwalający na zdalne testowanie układów analogowych. Do realizacji mikrosystemu wykorzystano kontroler Ethernetu RTL8019AS, mikrokontroler PIC18F4620 oraz wyposażony w magistralę IEEE 1149.1 i przetwornik analogowo-cyfrowy układ scalony SCANSTA476. Aplikacja pozwala na przeprowadzanie zdalnego pomiaru napięcia w 8 wybieranych programowo punktach. Obszarem zastosowań dla przedstawionego rozwiązania może być zdalny monitoring i diagnostyka systemów elektronicznych, które są zlokalizowane w trudno dostępnych miejscach.
EN
The paper presents an Internet controlled microsystem for remote measurements and diagnosis of analog electronic circuits. The microsystem is based on a PIC18F4620 microcontroller and RTL8019AS Ethernet controller and uses IEEE1149.1 test bus for communication with SCANSTA476 analog to digital converter. The application allows for remote voltage measurement in up to eight user selected points. Application field of presented solution covers remote monitoring and diagnosis of electronic systems, including those placed in difficult to reach places.
9
Stanowisko laboratoryjne do testowania analogowych układów elektronicznych z wykorzystaniem magistrali IEEE 1149.4
Bartosiński B.
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
|
2004
|
T. 5
785-792
PL
Przedstawiono stanowisko laboratoryjne do testowania analogowych układów elektronicznych z wykorzystaniem magistrali testującej mieszanej sygnałowo zgodnej ze standardem IEEE 1149.4. Stanowisko laboratoryjne zorganizowano w 'oparciu o pierwsze komercyjne układy wyposażone w magistralę IEEE 1149.4 - układy scalone STA400, opracowane przez firmę National Semi-conductor i Logic Vision. Sterowanie magistralą odbywa się poprzez kontroler wykonany z wykorzystaniem portu równoległego komputera PC. Program sterujący kontrolerem został zrealizowany w środowisku LabWindows/CVI 5.0. Stanowisko umożliwia testowanie układów analogowych metodami opisanymi w normie IEEE 1149.4, a także badania nowych metod diagnostyki ukierunkowanych na testowanie magistralowe.
EN
The laboratory stand for testing analog circuits using mixed signal test bus IEEE 1149.4 is presented. The stand is organized on the base of first general purpose IEEE 1149.4 compliant integrated circuits STA400, produced by National Semiconductor and Logic Vision. The main part of stand, IEEE 1149.4 controller, is made using parallel port of computer PC. The controller software bas been made in LabWidows/CVI 5.0 environment. With this laboratory stand it is possible to made diagnosis of analog circuits by methods described in IEEE 1149.4 Standard and investigate new diagnostic methods with analog test bus.
10
Content available remote Metody pomiaru materiałów pasywnych z wykorzystaniem układów STA400 wyposażonych w magistralę testującą mieszaną sygnałowo IEEE 11149.4
Bartosiński B.
Pomiary Automatyka Robotyka
|
2004
|
R. 7, nr 7-8
56-60
11
Content available remote Some methods of diagnosis of analog circuits using mixed signal test bu IEEE 1149.4
Bartosiński B., Toczek W.
Metrology and Measurement Systems
|
2003
|
Vol. 10, nr 2
157-172
EN
The paper considers the problem of using the mixed signal test bus IEEE Std 1149.4 infrastructure for the diagnosis of analog PCB interconnects. Three types of interconnects between ICs are investigated: simple type T or [pi] structures, multi-element circuits and multistage circuits. Three diagnostic methods are proposed: a computer-aided analytical method based on Tellegen's theorem, a bilinear transformation method and oscillation-based method. The Matsushita Analog Boundary Test LSI MNABST-1 circuit equipped with the IEEE 1149.4 test bus was used in this research. The methodology of tests and some results of fault identification are presented.
PL
W artykule przedstawiono wybrane metody testowania i diagnostyki analogowych układów elektronicznych zamontowanych na pakiecie pomiędzy układami scalonymi wyposażonymi w magistralę IEEE 1149.4. Prezentowane metody dobrano pod kątem stopnia skomplikowania układów testowanych oraz specyficznych właściwości metrologicznych magistrali, które ograniczają możliwości pomiarowe i aplikacyjność metod. Rozważono trzy typy układów testowanych: proste struktury typu [pi] lub T, układy wieloelementowe oraz układy wielostopniowe, dla których zastosowano, odpowiednio, metodę wykorzystującą twierdzenie Tellegena, metodę transformacji biliniowej oraz metodę przekształcania w układy oscylujące. Wykorzystując twierdzenie Tellegena dokonano identyfikacji struktur typu [pi] i T bazując na niepełnych danych pomiarowych uzupełniając je wynikami symulacji komputerowej. Przedstawiono wyniki wdrożenia metody transformacji biliniowej z użyciem ubogiej dwuprzewodowej struktury szyny analogowej magistrali. Wykazano przydatność metody oscylacyjnej do testowania za pomocą magistrali, układów o strukturze wielostopniowej bez potrzeby stosowania źródła sygnału pomiarowego. Infrastruktura magistrali umożliwiła separację poszczególnych stopni układu, dostęp do ich wejść i wyjść oraz zamknięcie pętli sprzężenia zwrotnego. Omówione metody wdrożono wykorzystując wyposażony w magistralę układ testowy MNABST-1 firmy Matsushita. Przeprowadzone eksperymenty potwierdziły możliwość wykorzystania magistrali do realizacji funkcji komutacyjnych i organizacyjnych: dołączania zewnętrznego oprzyrządowania testu, zmiany warunków pracy układu na czas testowania, transformacji funkcjonalnej testowanego układu oraz zwiększenia obserwowalności układu wielostopniowego.
12
Content available Diagnostyka ukladów analogowych z wykorzystaniem magistrali testującej mieszanej sygnałowo IEEE 1149.4
Bartosiński B.
Pomiary Automatyka Kontrola
|
2002
|
R. 48, nr 7/8
17-20
PL
Przedstawiono wyniki badań nad wykorzystaniem magistrali testującej mieszanej sygnałowo zgodnej ze standardem IEEE 1149.4 do diagnostyki wybranych struktur analogowych. Diagnostykę przeprowadzano metodą analityczną, opartą na twierdzeniu Tellegana, metodą oscylacyjną oraz metodą opartą na przekształceniu biliniowym. Do badań użyto prototypowych układów scalonych typu MNABST-1 firmy Matsushita wyposażonych w magistralę IEEE 1149.4. We wszystkich przypadkach przedstawiono metodykę testów i wyniki identyfikacji uszkodzeń oraz zakres zastosowań danej metody. Zwrócono uwagę na ograniczenia związane z konstrukcją prototypowych układów MNABST-1.
EN
Results of investigation mixed signal test bus IEEE 1149.4 for diagnosis of analog electronic circuits are presented. Three methods of diagnosis are investigated: computer aided analytical method based on Tellegen`s theorem, oscillation based method and bilinear tranasformation method. The methodology of tests and some results of fault identification are presented. The Matsushita prototype Analog Boundary Test LSI MNABST-1 equipped with IEEE 1149.4 test bus was used in all methods. The attention is turned to the limitations connected with properties of circuits MNABST-1.
13
Zastosowanie magistrali IEEE 1149.4 do diagnostyki analogowych układów elektronicznych przy wykorzystaniu twierdzenia Tellegena
Bartosiński B.
Elektronizacja : podzespoły i zastosowania elektroniki
|
2001
|
nr 10
20-22
14
Content available System pomiarowo-diagnostyczny pakietów elektronicznych z biblioteką analitycznych metod diagnostycznych
Zielonko R., Hoja J., Bartosiński B., Lentka G., Toczek W.
Pomiary Automatyka Kontrola
|
1999
|
R. 45, nr 6
7-12
PL
Na tle tendencji rozwojowych w dziedzinie testowania pakietów elektronicznych przedstawiono system pomiarowo-diagnostyczny kolejnej generacji, opracowany w Politechnice Gdańskiej w ramach projektu badawczego KBN. Charakterystyczną cechą systemu, stanowiącąnowość w odniesieniu do współczesnych systemów tego typu, jest wyposażenie w bibliotekę analityczną metod diagnostycznych, umożliwiających lokalizację uszkodzonych elementów niedostepnych zaciskowo. Nową cechą jest też przystosowanie systemu do diagnostyki układów cyfrowych za pomocą magistrali diagnostycznej IEEE 1149,1. Omówiono architekturę systemu, ciekawsze rozwiązania układowe oraz nowe metody analityczne.
EN
A measuring system of new generation for testing and diagnosis of electronic PCBs is presented. The system has been designed in Technical University of Gdansk as research project of KBN. Main feature of the system is library of analytical diagnostic methods making possible testing and fault location of the circuits with limited accessibility to internal nodes. The paper describes system architecture and some solution of measuring modules. Then, two diagnostic methods: the complementary signals method and the circuit-analytical approach method, based on verification concept, are discussed. For nonlinear circuits, association of piecewise linearization of circuit component characteristics and linear verification is used. The system has also ability to test digital circuits using IEEE 1149,1 diagnostic bus.
15
Testery magistrali diagnostycznej
Bartosiński B., Borkowska M., Gliński K., Gonera M., Hoja J., Rydzkowski W., Wach A., Zbrzeżny B., Zielonko R.
Prace Przemysłowego Instytutu Elektroniki
|
1998
|
nr 134
4-1
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.