Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 15

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
PL
Systemy umożliwiające lokalizację obiektu zdobywają coraz większą popularność. Kilka lat temu jedynym ogólnodostępnym systemem lokalizacyjnym był amerykański Navstar GPS, który niestety nie pracował w pomieszczeniach zamkniętych takich jak magazyny, czy hale produkcyjne. Postęp technologiczny i miniaturyzacja sprawiły, że systemy lokalizacyjne wkroczyły w nowy obszar. W artykule zaprezentowano wyniki testów precyzji i dokładności lokalizacji obiektów z użyciem systemu lokalizacji wewnątrzbudynkowej Dimension4 firmy Ubisense.
EN
Systems enabling the location of objects are gaining more and more popularity. A few years back, only the American localization system Navstar GPS has been available for commercial use. Unfortunately, this system does not perform well in enclosed spaces such as buildings, warehouses or production halls. Technological progress and miniaturization possibilities have made the localization systems enter the previously unavailable area. In this paper tests for determining the precision and accuracy of the Ubisense Dimension4 indoor location system are presented.
PL
W artykule przedstawiono podsumowanie parametrów współczesnych, komercyjnych modułów nawigacji satelitarnej oraz przeanalizowano możliwość ich wykorzystania do synchronizacji czasu w bezprzewodowych sieciach czujników lub urządzeniach typu IoT. Szczególny nacisk położono na porównanie z sieciowymi protokołami synchronizacji czasu oraz analizę zużycia energii przez moduły.
EN
In the paper authors summarize parameters of modern, commercially available satellite navigation modules and their potential to be used as time reference source in wireless sensor networks or IoT devices. In particular comparison to network time synchronization protocols and analysis of modules’ power consumption is made.
PL
W artykule opisano system monitorowania wywozu odpadów z użyciem technologii RFID. Opracowany w Hertz Systems system zapewnia zdolność kontroli efektywnego gromadzenia, segregowania, przetwarzania i ponownego wykorzystania odpadów zgodnie ze znowelizowaną ustawą o utrzymaniu czystości i porządku w gminach. Przyjęte rozwiązania techniczne oraz procesowe spełniają wymogi prawne ochrony środowiska. Zastosowane urządzenia jest wykonane z materiałów gwarantujących wytrzymałość mechaniczną i środowiskową.
EN
Current ecological demands and law regulations require development of IT systems for Reverse Logistics. New technological solutions, such as RFID may greatly improve not only ERP (supply chain support) but also waste disposal management. Waste monitoring system proposed by Hertz Systems facilitates real time monitoring for the whole waste disposal process. Technological solutions are eco-friendly, moreover all materials used in system assure their mechanical and environmental robustness.
EN
The paper presents method for logic controllers multi context implementation by means of partial reconfiguration. The UML state machine diagram specifies the behaviour of the logic controller. Multi context functionality is specified at the specification level as variants of the composite state. Each composite state, both orthogonal or compositional, describes specific functional requirement of the control process. The functional decomposition provided by composite states is required by the dynamic partial reconfiguration flow. The state machines specified by UML state machine diagrams are transformed into hierarchical configurable Petri nets (HCfgPN). HCfgPN are a Petri nets variant with the direct support of the exceptions handling mechanism. The paper presents placesoriented method for HCfgPN description in Verilog language. In the paper proposed methodology was illustrated by means of simple industrial control process.
5
Content available remote Wzorzec czasu i częstotliwości dyscyplinowany systemem GPS
PL
Artykuł opisuje wzorzec czasu i częstotliwości - odbiornik HGPST T-FTS - dyscyplinowany systemem GPS zastosowań w procesie synchronizacji urządzeń pracujących w infrastrukturze sieciowej powiązanej z sygnałami otrzymywanymi z GNSS. W artykule przedstawiono również wyniki badań stabilności i dokładności generowanych sygnałów wzorcowych: 10 MHz i 1PPS.
EN
This paper describes time and frequency standard - HGPST T-FTS receiver - for use in the process of synchronizing devices in the network infrastructure related to the signals received from GNSS. The article presents the results of the stability and accuracy of the generated reference signals: 10 MHz and 1PPS.
PL
Poniższy artykuł przedstawia realizację systemu wnioskującego Gentzena z wykorzystaniem systemu zarządzania relacyjną bazą danych IBM DB2 w wersji 9.7. Niniejsza publikacja prezentuje zalety z używania procedur składowanych oraz w jaki sposób można wykorzystać strukturę tabel w bazie danych do zaawansowanego przetwarzania informacji. Przedstawia użycie bazy danych przy implementacji automatycznych systemów dowodzenia twierdzeń oraz w jaki sposób architektura klient-serwer znajduje zastosowanie w stosunku do tego typu aplikacji.
EN
The paper presents conception and design of Gentzen deduction system by using RDBMS – IBM DB2. It shows adds of stored procedures and method of using table structure in database for advanced information computing. Testing of the solution is based on the analysis of randomly generated not oriented graphs. The tests confirm the correctness of implementations, and also highlight the problem of high computational complexity. This unusual implementation and use of RDBMS environment opens up new areas of research on the optimization of reasoning algorithm.
EN
The paper presents an application of UML technology in a discrete system development process. In the process at the analysis stage UML diagrams are fundamental tool. The outcome of this stage is a basis for formal models exploited at the design stage, where the design is symbolically verified and treated as a rule-based system. Two formal models of good graphical appeal are proposed: Petri nets and state machine diagrams. Both are heavily using Boolean expressions what makes that design can easily be implemented in modern programmable structures.
EN
Hierarchical Petri nets beside UML state machine diagrams, sequentional function charts (SFC) and hierarchical concurrent state machines are common solution for specification of logic controllers. These specification formats provide both concurrency and modeling on multi levels of abstraction (hierarchic approach). But only state machine diagrams supports exceptions handling in direct way. Program model presented in form of state machine diagram may be later transformed into a program in the SFC language or transformed in the Petri Net and implemented in the FPGA structure. Similarity between SFC language and Petri Nets give us lot of tools for analysis such control system. Article presents new approach for exceptions handling in hierarchical Petri nets as formal specification for logic controllers. Proposed method of specification can be used independently or as a part of dual specification (correlated state machine diagram and hierarchical configurable Petri Net).
9
Content available Hierarchical Configurable Petri Net Modeling in VHDL
EN
The paper presents method for hierarchical configurable Petri nets description in VHDL language. Dual model is an alternative way for behavioral description of the discrete control process. Dual model consists of two correlated models: UML state machine diagram and hierarchical configurable Petri net (HCfgPN). HCfgPN are Petri nets variant with direct support of exceptions handling mechanism. Logical synthesis of dual model is realized by the description of HCfgPN model by means of hardware description language. The paper presents placesoriented method for HCfgPN description in VHDL language.
PL
Opis programów dla rekonfigurowalnych sterowników logicznych jest przeprowadzany z wykorzystaniem dualnej specyfikacji tego samego, abstrakcyjnego automatu współbieżnego opisanego zarówno diagramem maszyny stanów UML jak i skorelowanym z nim diagramem hierarchicznej sieci Petriego [2, 3]. W artykule pokazano sposób obsługi sytuacji wyjątkowych oraz ponownego wznowienia sterowania współbieżnego, hierarchicznego procesu dyskretnego przedstawionego modularną siecią Petriego. W literaturze przedmiotu dotyczącej sieci Petriego, brak jest spójnej i prostej metodologii wprowadzenia tego rodzaju funkcjonalności, znanej z teorii hierarchicznych map stanów wprowadzonej przez Harela i rozwiniętej w pracach Gajskiego [7, 8]. Dotychczasowe sposoby odwzorowania sytuacji wyjątkowych w sieciach Petriego, znane ze standardu UML, prowadzą do zerwania związku między prostotą odwzorowania algorytmu a jego sensownością i intuicyjnością. W pracy zaproponowano sposób obsługi sytuacji wyjątkowych polegający na wprowadzeniu do hierarchicznych sieci Petriego dodatkowych miejsc konfiguracyjnych (aktywnych i spoczynkowych). W przypadku prawidłowego funkcjonowania sterownika miejsca konfiguracyjne aktywnych modułów są oznakowane. W przypadku wystąpienia konieczności wstrzymania pracy układu, aktywne miejsce konfiguracyjne traci marker na rzecz spoczynkowych miejsc konfiguracyjnych. W przypadku wznowienia procesów po awarii, następuje powrót markerów do aktywnych miejsc konfiguracyjnych. W przypadku obsługi sytuacji krytycznej, konfiguracyjne miejsce aktywne przekazuje marker do miejsca konfiguracyjnego wywłaszczającego. Przeprowadzane jest opróżnienie z markerów wszystkich miejsc sterujących w sieci a wznowienie pracy powoduje wprowadzenie jej do stanu początkowego.
EN
The description of programs for reconfigurable logic controllers is performed with use of dual specification [5, 6], concurrent abstract state machine described both with the UML state machine diagram and correlated hierarchical Petri net [1, 2, 3]. The paper shows the exceptions handling mechanism and control resumption of the hierarchical concurrent binary process described by means of a modular Petri net. In the literature on Petri nets (Fig. 2), there is no coherent and simple methodology for introduction of this kind of functionality, known from the theory of hierarchical map of states introduced by Harel and developed in the work by Gajski [7, 8]. The paper proposes how to handle exceptions based on introducing additional configurational places (active and idle) into hierarchical Petri nets (Fig. 3). In the case of having to stop operation of the system, the active configurational place loses its marker for the idle configurational place. In the case of resumption processes after the failure (Fig. 6), markers will return to the active configurational places. In the case of an emergency (critical exceptions - Fig. 7.), the active configurational place moves a marker to the resumption configurational place. Evacuation of all markers in the control places of the network and resumption of the net work to its original state are carried out. In the paper the possibility and desirability of implementing a new method of exceptions handling in a binary logic controller for productive is presented.
11
Content available remote Obsługa wyjątków oraz stanów wznowienia w ramach dualnej specyfikacji
PL
Dualna specyfikacja SM-HPN [4] jest alternatywną metodą specyfikacji sterowników cyfrowych, w odróżnieniu do konkurencji silnie opartą na standardach[7]. Diagram maszyny stanów – będący jej modelem elementarnym – umożliwia przedstawienie obsługi wyjątków oraz stanów wznowienia. Hierarchiczna siec´ Petriego – będąca drugim komplementarnym modelem elementarnym – nie posiada takich mechanizmów[3, 5]. W artykule omówiono sposób implementacji wznowienia i wywłaszczenia w hierarchicznej sieci Petriego poprzez wprowadzenie miejsc konfiguracyjnych i spoczynkowych.
EN
Dual specification is an alternative method for the digital logic controller specification, in contrast to the other techniques highly competitive standardsbased. State machine diagram - one of the elementary model - provides exceptions handling and history states. Hierarchical Petri net - which is the second complementary elementary model - has no such mechanisms. The article discusses how to implement the resumption and the expropriation of hierarchical Petri nets by introducing configuration and resting places.
PL
W artykule przedstawiono wdrażaną metodę projektowania rekonfigurowalnych sterowników logicznych, ukierunkowaną na jakość behawioralnej specyfikacji, a tym samym niezawodność pracy. Zamierzone funkcjonowanie sterownika jest opisane z wykorzystaniem równocześnie dwóch dualnych języków graficznych: diagramu maszyny stanów UML oraz komplementarnej sieci Petriego. Synergia spowodowana dwoma wzajemnie się uzupełniającymi podejściami do behawioralnego opisu tego samego sterownika daje szansę na otrzymanie uwiarygodnionej specyfikacji już we wstępnej fazie projektowania.
EN
In the paper quality oriented approach to the design of digital embedded reconfigurable controllers is presented. The behaviour of a logic controller is described by means of dual related graphical languages: UML State machine diagram and Petri Net graph. The first one is well accepted among designers from the electronic industry, the second one among control engineers taking the advantage from similarities between Petri nets and Sequential Function Charts (SFC). The synergy of the view from two sides into the same project gives a chance to obtain validated specification at the design process beginning. It is shown in the second paragraph. Comparison of elementary models (Tab. 1) and design process with use of the dual specification (Fig. 1) are also presented. The third paragraph deals with mutual conversion of the elementary elements (Tab. 2) and shows their subsets in the form of class diagrams (Figs. 2 and 3). An example of the logic controller dual specification (Figs. 4 and 5) is given in the fourth paragraph. The practical use of dual specification is contingent upon implementation of tools for performing the conversion process in an automatic way.
13
Content available remote Konwersja wybranych elementów maszyny stanów UML w ramach dualnej specyfikacji
PL
W artykule przedstawiono metodę dywersyfikacji specyfikacji behawioralnej jako odpowiedź na zapotrzebowanie rynku na nowe techniki modelowania. Przedstawiono model dualny w postaci połączonej maszyny stanów UML oraz hierarchicznej sieci Petriego. Zastosowanie modelu dualnego pozwala na zwiększenie jakości oraz niezawodności sterownika logicznego, skraca czas projektowania. Maszyna stanów UML pełni rolę interfejsu użytkownika, izomorficzna do niej hierarchiczna sieć Petriego bazę do weryfikacji formalnej i implementacji układowej.
EN
In the paper method of the specification diversification was proposed. Also dual model based on hierarchical Petri net and UML state machine diagram was presented as a response for market demand for new modeling techniques. The application of dual model make possible quality grow and controller developing time short. The UML state ma-chine diagram act as front-end and according to UML SM diagram Petri net as back-end - base for formal verification and implementation. The dual specification was presented in context of logical controller developing process.
PL
Rozwój technologii półprzewodnikowych, dynamiczny wzrost pojemności i funkcjonalności układów FPGA stwarza nowe możliwości funkcjonalne, które z powodów ograniczeń współcześnie stosowanego oprogramowania projektowego nie mogą być w pełni wykorzystanie. W referacie opisano moduł graficznego edytora systemu SMCAD - wspomagającego projektowanie oraz przeprowadzenie procesu częściowej rekonfiguracji sterowników logicznych. W artykule opisano moduł graficzny systemu SMCAD, który umożliwia modelowanie behawioralne sterowników logicznych z wykorzystaniem diagramów maszyny stanów UML.
EN
Evolution of silicon technology, dynamic growth of FPGA device capacity and functionality requires introducing new techniques and developing new design tools. The application of a Petri net as a form of specification is a common solution used in the field of discrete systems. The application of the UML language, especially the state machine diagrams, is a perfect solution. These diagrams enable the hierarchical modelling of programs with concurrent elements. The UML language makes it possible to shorten the time of designing such a system and to optimise the use of hardware resources of the controller. There is no editor of the UML state machine diagrams dedicated to logic controller developing. In this paper the graphical editor module of an SMCAD system is presented. The SMCAD system is driven on reprogrammable logic controller partial reconfiguration. The new graphical editor enables behavioural modelling based on the UML state machine diagrams. Section 2 describes the graphical editor advantages compared to the existing, classical, software engineering driven UML tools like: Sybase Power Designer, ArgoUML, StarUML. It also gives the reasons for implementing the new editor. The supported subset of the UML state machine diagrams is presented in Section 3. In Section 4 there is shown an example of the manufacturing process outline (Fig. 2). The process of developing logic controller specification for the exemplary schema is also contained in this section. The behavioural specification in form of the UML state machine diagrams (Figs. 3 and 5) shows the partial reconfiguration process. The graphic specification was exported in the SCXML format (Fig. 8). Lack of possibility of do actions specification justifies the proposal of SCXML standard extension (Fig. 8).
PL
Język UML (ang. Unified Modeling Language) jest efektywnym narzędziem w modelowaniu rożnego rodzaju systemów. Jego podzbiorem są diagramy statechart oparte na mapach stanów Davida Harela. Umożliwiają modelowanie procesów współbieżnych i przedstawianie specyfikacji na różnych poziomach abstrakcji. Diagramy statechart stanowią doskonałe narzędzie do specyfikacji systemów reaktywnych, a w szczególności programów dla przemysłowych sterowników logicznych. Zastosowanie ich w miejsce klasycznych metod takich jak sieci SFC czy FSM pozwala na uproszczenie procesu projektowania i tworzenie czytelnej dokumentacji. W artykule przedstawiono sposób wykorzystania języka UML, jako narzędzia do specyfikacji. Zaproponowano metodę implementacji programów sterowania z wykorzystaniem języka SFC oraz ST. Ilustracją omawianej tematyki jest przykładowy system sterowania.
EN
The Unified Modeling Language (UML) is the effective tool in the modeling of different kinds of systems. The statechart diagrams based on the David Harel's state maps represent its subset. The statechart diagrams enable the concurrent modeling processes and the presenting of specification on different abstraction levels. Statechart diagrams are the ideal tools for reactive systems specifications, tools for programmable logic controllers in particular. The use of the controller instead of such classic methods as SFC or FSM networks allows to simplify the design and specification process. The advantages of the UML language, as a specification tool, have been presented in the article. The article also presents the history state conversion method. The following exemplary controlling system is the illustration of the reviewed subject area.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.