Wyniki wyszukiwania - BazTech

1

Quasi-statyczny makromodel zatrzasku do optymalizacji metastabilności

Wieczorek P. Z.

Elektronika : konstrukcje, technologie, zastosowania

|

2011

|

Vol. 52, nr 9

178-181

PL

Prezentowana w niniejszej pracy koncepcja jest opisem behawioralnym układu przerzutnikowego (zatrzasku) na potrzeby modelowania i optymalizacji metastabilności. Układ przerzutnikowy w tej koncepcji złożony jest z intuicyjnych elementów elektrycznych takich jak wzmacniacze odwracające, pojemności inercyjne, rezystancje. Projektant układu ma więc wgląd w czysto elektryczne parametry układu a parametry te są analityczno-behawioralnie powiązane z parametrami projektowymi technologii CMOS.

EN

A novel concept of behavioral description of D-Latch is introduced. For the purpose of modeling and metastability optimization D-Latch circuit has been described as a Simulink macromodel. This novel macromodel based on simple and intuitive electrical elements and subcircuits joins technological CMOS parameters with easy to understand parameters. With use of presented macromodel the designer of a D-Latch circuit has insight into its electrical behavior during the metastable operation. Also a novel metastability measure has been introduced for the purpose of macromodel's optimization.

2

Non-linear modeling of resolve time in D-latch circuits

Wieczorek P. Z., Opalski L. J.

Elektronika : konstrukcje, technologie, zastosowania

|

2011

|

Vol. 52, nr 12

36-38

EN

The paper presents novel models of resolve time for static D-latch circuits - to estimate the metastability effect more accurately, and set design margins properly. The models consider non-linearity of both the positive feedback loop and also that of initial condition setting for switching process. Accuracy advantage over the commonly used model is demonstrated with measurements and simulation of different D-latch circuits (both buffered and unbuffered ones).

PL

W artykule przedstawiono nowatorskie podejście do modelowania czasu rozdzielczego (lub rozwiązania) układów zatrzasków typu D. Stworzono nowe modele matematyczne opisujące czas rozdzielczy. Modele te pozwalają dokładniej ocenić wpływ zjawiska metastabilności na zachowanie układu przerzutnikowego. Dokładny opis zachowania metastabilnego układu przerzutnikowego (zatrzasku) pozwala na lepszy dobór parametrów projektowych. Opisane w artykule modele uwzględniają efekty nieliniowe: nieliniowość pętli dodatniego sprzężenia zwrotnego i nieliniowe ustalanie warunku początkowego. Przedstawiono wyniki eksperymentów (fizycznych i numerycznych), wskazujące na większą dokładność wprowadzonych modeli nieliniowych w odniesieniu do standardowego liniowego modelu układu przerzutnikowego.

3

Wpływ wybranych parametrów konstrukcyjnych przerzutników na kształt odpowiedzi czasowej

Wieczorek P. Z.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 8

114-119

PL

W artykule przedstawiono innowacyjne podejście do doboru parametrów elektrycznych i technologicznych układów przerzutników i zatrzasków pod kątem optymalizacji tzw. zachowania metastabilnego. Wyjaśniono mechanizm wpływu wybranych parametrów poszczególnych podzespołów przerzutników: inwerterów, bramek transmisyjnych, przerzutników na przebiegi elektryczne na wyjściu w sytuacji pracy metastabilnej. Została również wskazana możliwość zmniejszenia prawdopodobieństwa wystąpienia błędów w sytuacji pracy metastabilnej kolizji sygnałów sterujących.

EN

The paper presents an innovative method of selection of electrical and technological parameters for optimization of metastable behavior of D latches and Flip-Flops. The mechanisms of influence of chosen D latch subcircuits parameters on the shape of output waveforms of a D latch have been described. Discussed latch subcircuits are positive feedback's loop inverters and transmission gates. Their behavior during metastable switching is also analyzed. in the paper author showed a possibility of reduction of malfunctions caused by the metastability phenomena in asynchronus operation of latch (flip-flop) in case of Data and CLK signals collision.