Wyniki wyszukiwania - BazTech

Ograniczanie wyników

1 Elektronika : konstrukcje, technologie, zastosowania

1 2011

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Sortuj według:

Ogranicz wyniki do:

Implementation of FD SOI CMOS Technology in ITE

Kucharski K., Renaux C., Crahay A., Grabiec P., Grodner M., Bieniek T., Panas A., Sierakowski A., Kłos H., Tomaszewski D., Obrębski D., Marczewski J., Flandre D.

Elektronika : konstrukcje, technologie, zastosowania

2011

Vol. 52, nr 3

13-15

In the present paper, the current status of work on the transfer of a fully-depleted silicon-on-insulator (FD SOI) CMOS technology from Université catholique de Louvain (UCL) to Instytut Technologii Elektronowej (ITE) is described. This task is carried out within the TRIADE' FP7 project oriented towards development of analog and digital blocks coupled with sensors for low-volume high-performance applicalions in aeronautics. The paper describes issues and solution methods used for SOI substrate preparation and CMOS technology implementation. The test structures used for technology evaluation are briefly described. The ellipsometric and electrical measurements are presented, and their preliminary results are outlined. Finally, works on design kit implementation and further works related to application of the technology for integrated circuits manufacturing are described.

W prezentowanej pracy opisany został stan prac w zakresie implementacji w Instytucie Technologii Elektronowej (ITE) technologii wytwarzania całkowicie zubożonych układów scalonych i struktur CMOS SOI (FD SOI CMOS) opracowanej oryginalnie w Universite catholiqué de Louvain (UCL). Zadanie to jest wykonywane w ramach projektu badawczego 7 Programu Ramowego DE pod nazwą TRIADE, zorientowanego na opracowanie analogowych i cyfrowych bloków funkcjonalnych połączonych z czujnikami w celu ich zastosowania w aeronautyce. Praca składa się z części przedstawiających problemy i metody ich rozwiązania w poszczególnych fazach przygotowania płytek podłożowych SOI oraz implementacji technologii wytwarzania struktur CMOS. Omówione zostały w skrócie struktury testowe stosowane do oceny technologii, a także wyniki ich pomiarów elipsometrycznych i elektrycznych. Przedstawione zostały także prace nad implementacją pakietu technologicznego (ang. design kit) i dalsze prace ukierunkowane na wytwarzanie układów scalonych w tej technologii.