PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 21

Liczba wyników na stronie
first rewind previous Strona / 2 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 2 next fast forward last
1
Content available remote ADC z w pełni różnicowym integratorem w trybie prądowym
Handkiewicz A., Naumowicz M., Kropidłowski M., Szczęsny Sz.
Przegląd Elektrotechniczny
|
2018
|
R. 94, nr 9
22--25
PL
Przedmiotem pracy są przetworniki ADC w trybie prądowym dla standardowych, cyfrowych technologii CMOS w nanoskali. Wykazano, że taki przetwornik z integratorem prądowym o strukturze różnicowej daje kilkubitową dokładność konieczną dla przetwarzania potokowego. W pracy zaprezentowano realizację w pełni różnicową pozwalającą na zwiększenie rozdzielczości przetwornika o dodatkowy bit.
EN
The subject of the work are ADC converters in current mode for standard digital CMOS technology at the nanoscale. It was shown that such a converter with a current integrator with a differential structure gives several-bit accuracy necessary for pipelined processing. The paper presents a fully differential implementation that allows to increase the resolution of the converter by an additional bit.
2
Content available remote Optymalizacja banków filtrów z przełączanymi prądami dla technologii CMOS w nano-skali
Naumowicz M., Handkiewicz A., Szczęsny Sz.
Przegląd Elektrotechniczny
|
2016
|
R. 92, nr 9
81--83
PL
W artykule omówiono problem projektowania i optymalizowania układów analogowych pracujących w trybie przełączanych prądów. Technologia CMOS z tranzystorami o rozmiarach kanałów mniejszych niż kilka dziesiątek nm. jest wzięta pod uwagę. Zaprezentowano metodę optymalizacji charakterystyki częstotliwościowej z uwzględnieniem eliminacji zjawiska offsetu w odpowiedzi czasowej analogowych układów scalonych. Procedura projektowania bazuje na algorytmie Hooke'a-Jeeves'a zmodyfikowanym pod kątem optymalizacji dyskretnej. Wyniki przedstawiono dla pary filtrów piątego rzędu pracującej w trybie przełączanych prądów. Otrzymane rezultaty niemal całkowicie pokrywają się z charakterystykami idealnymi, świadcząc o skuteczności zaproponowanej metody optymalizacji.
EN
In the paper the problem of design and optimization of analog circuits, operating in switched current mode, is described. The CMOS technology with transistors of channel dimensions smaller than several tens of nm is taking into account. A method to optimize the frequency response with regard to the offset elimination in the time response of analog integrated circuits is presented. The procedure is based on the Hooke- Jeeves algorithm modified for discrete optimization. The results are shown for a fifth-order filter pair operating in the switched current mode. The results almost completely coincide with the ideal frequency response, demonstrating the effectiveness of the proposed optimization methods.
3
Content available remote A toolbox for the ΣΔ modulator design
Wróbel P., Śniatała P., Handkiewicz A.
Przegląd Elektrotechniczny
|
2016
|
R. 92, nr 9
84--87
EN
The paper presents a toolbox to support ΣΔ modulators design. The Matlab based tools have been prepared to use at structural level. At this level different structures, with different noise shaping filters can be simulated. Important parameters of the modulators (SNDR, ENOB, FoM) are calculated and can be used as a goal function during the optimization process. The optimization procedure can be easily connected to these tools. The elaborated tools were practically applied in the second order, current mode sigma-delta modulator design.
PL
Artykuł przedstawia toolbox wspomagający projektowanie modulatorów ΣΔ. Proces projektowania obejmuje poziom opisu strukturalnego. Możliwe jest zasymulowanie wybranych struktur modulatorów z różnymi filtrami kształtującymi szum. Opracowane skrypty wyliczają podstawowe parametry charakteryzujące testowane struktury (SNDR, ENOB, FoM). Obliczane funkcje mogą zostać użyte jak funkcje celu w procesie optymalizacji projektowanych modulatorów. Procedura optymalizacyjna w łatwy sposób może zostać dołączona do opracowanego środowiska. W celu ułatwienia obsługi system, opracowano interfejs w środowisku Simlink. Wykorzystanie opracowanych narzędzi, zostało w praktyce zweryfikowane w projekcie prądowego modulatora sigma-delta pracującego w trybie prądowym.
4
Content available remote FPAA Accelerator for Machine Vision systems
Szczęsny S., Handkiewicz A., Naumowicz M., Melosik M.
Przegląd Elektrotechniczny
|
2015
|
R. 91, nr 9
184-187
EN
This article presents a proposition of an FPAA-type programmable accelerator for image preprocessing. The structure of the accelerator is modelled basing on CPLD digital circuits. The innovation here – is using the current mode, which makes it possible to implement the accelerator in nanometre technologies. Another original solution proposed in the work is a reconfigurable multi-output current mirror. The article describes the hardware layer and a method for programming it. An implementation of an RGB-to-YCrCb colour space converter is presented. Moreover physical parameters obtained in post-layout simulations are presented as well. The solution can be used as a standalone programmable circuit or as an IPcore for a larger analogue-digital system.
PL
W artykule przedstawiono propozycję programowalnego akceleratora typu FPAA do wstępnej obróbki obrazu. Struktura akceleratora wzorowana jest na cyfrowych układach CPLD. Innowacyjność polega na wykorzystaniu trybu prądowego, co umożliwia realizację akceleratora w technologiach nanometrowych. Kolejnym oryginalnym rozwiązaniem zaproponowanym w pracy jest rekonfigurowalne wielowyjściowe zwierciadło prądowe. W artykule omówiono warstwę sprzętową oraz metodę jej programowania. Zaprezentowano implementację konwertera przestrzeni barw RGB do YCrCb w akceleratorze i przedstawiono parametry fizyczne uzyskane w symulacjach post-layoutowych. Rozwiązanie może być wykorzystane jako samodzielny układ programowalny lub IP-core większego systemu analogowo-cyfrowego.
5
Content available Current mode sigma-delta modulator designed with the help of transistor’s size optimization tool
Śniatała P., Naumowicz M., Handkiewicz A., Szczęsny S., Melo J. L. A., Paulino N., Goes J.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2015
|
Vol. 63, nr 4
919--922
EN
The paper presents a second order current mode sigma-delta modulator designed with the help of a new elaborated tool to optimize the transistor sizes. The circuit is composed of two continuous time loop filters, a current comparator and a one bit DAC with a current output. The resulting circuit, designed in a 65 nm 1.2 V CMOS technology, has a bandwidth of 2 MHz for a clock frequency of 250 MHz. The electrical simulation results show that it achieves a maximum signal-to-noise-plus-distortion ratio (SNDR) of 53.6 dB while dissipating 93 μW, which corresponds to an efficiency of 59.7 fJ/conv. The fully current mode structure makes the circuit suitable to be applied in a current mode signal processing like biosensors or image pixels arrays.
6
Content available remote Prototypowe dwuwymiarowe filtry żyratorowo-pojemnościowe
Katarzyński P., Handkiewicz A.
Przegląd Elektrotechniczny
|
2014
|
R. 90, nr 9
46-49
PL
Niniejsze opracowanie przedstawia koncepcję zunifikowanego opisu struktury obwodu dla dwuwymiarowej filtracji. Wprowadzono sposób podziału obwodu o parametryzowanej strukturze oraz dużej elastyczności w zakresie wyrażania topologii, rzędu układu filtrującego oraz liczby zmiennych niezależnych, wyznaczającej wymiar struktury. Opisano sposób relizacji analizy symbolicznej tego typu struktur z uwzględnieniem możliwości jej zaimplementowania w formie oprogramowania komputerowego klasy CAD/EDA. Przedstawiono także koncepcję syntezy obwodu w oparciu o wyniki analizy symbolicznej, która stanowiłaby etap wyjściowy do zrealizowania projektowanego układu w postaci scalonej. Omówiony został również przegląd potencjalnych zastosowań takiej metodologii projektowania w kontekście realizacji układów klasy System on Chip (SoC). Na koniec przedstawiono możliwe uogólnienie podanej metodologii projektowania na układy wielowrotników wielowymiarowych.
EN
The following paper presents a method of unified description for circuits’ structure for two-dimensional filtration. The structure may be parameterized by altering the number of used operators giving making the description flexible and easy to use. VHDL-AMS language was proposed for expressing the structure. Additionally CAD/EDA class software was elaborated for perfoming symbolic analysis of the elaborated structures. The paper gives a brief overwiev of the software capabilites and limitations. This may be considered as the initial step for making circuit synthesis. This approach may be easily extended for analysis of multidimensional multiport circuits.
7
Content available remote 2D DCT compression in the switched-current technique
Szczęsny S., Kropidłowski M., Handkiewicz A., Melosik M., Śniatała P.
Przegląd Elektrotechniczny
|
2014
|
R. 90, nr 9
94-97
EN
The article presents a methodology for designing an analogue processor for a DCT compression using methods and strategies for designing digital circuits: the row strategy, a standard digital router and an automatic synthesis of architecture from its description in a VHDL-AMS language. The correctness of work of the topography has been verified with post-layout simulations of processing an exemplary image in the compressing task, using the discrete cosine transform. The quality of processing has been compared with other solutions available in literature by calculating the PSNR and Accuracy coefficients for the processed image. The article also presents changes of the PSNR coefficient depending on the level of the applied compression.
PL
W artykule zaprezentowana została metodologia projektowania analogowego procesora kompresji DCT z wykorzystaniem metod i strategii projektowania układów cyfrowych: strategii wierszowej, standardowego cyfrowego routera oraz metod automatycznej syntezy architektury z jej opisu w języku VHDL-AMS. Poprawność działania topografii zweryfikowana została symulacjami post-layoutowymi procesu przetwarzania przykładowego obrazu w zadaniu jego kompresji za pomocą dyskretnej transformaty kosinusowej. Jakość przetwarzania porównana została z innymi rozwiązaniami dostępnymi w literaturze poprzez wyliczenie współczynników PSNR oraz Accuracy dla przetworzonego obrazu. W artykule zaprezentowano również zmiany współczynnika PSNR w zależności od stopnia zastosowanej kompresji.
8
Content available Analogue CMOS ASICs in image processing systems
Jendernalik W., Blakiewicz G., Handkiewicz A., Melosik M.
Metrology and Measurement Systems
|
2013
|
Vol. 20, nr 4
613--622
EN
In this paper a survey of analog application specific integrated circuits (ASICs) for low-level image processing, called vision chips, is presented. Due to the specific requirements, the vision chips are designed using different architectures best suited to their functions. The main types of the vision chip architectures and their properties are presented and characterized on selected examples of prototype integrated circuits (ICs) fabricated in complementary metal oxide semiconductor (CMOS) technologies. While discussing the vision chip realizations the importance of low-cost, low-power solutions is highlighted, which are increasingly being used in intelligent consumer equipment. Thanks to the great development of the automated design environments and fabrication methods, new, so far unknown applications of the vision chips become possible, as for example disposable endoscopy capsules for photographing the human gastrointestinal tract for the purposes of medical diagnosis.
9
Content available Switched Current Sigma-Delta Modulator with a New Comparator Structure Designed Based on VHDL-AMS Description
Śniatała P, Handkiewicz A, Naumowicz M., Szczęsny S., Melosik M., Katarzyński P., Kropidłowski M.
International Journal of Electronics and Telecommunications
|
2013
|
Vol. 59, No. 4
391-396
EN
The paper presents a VHDL-AMS based approach to the Switched-Current (SI) Sigma-Delta Modulator design. The prototype VHDL-AMS description, with the help of elaborated EDA tools, is automatically translated into the SI realization. Another tool helps the designer to create the layout. The paper also describes a new current mode comparator, which is used in the design. Postlayout simulation results are presented.
10
6-bitowy przetwornik C/A małej mocy w technice przełączanych prądów
Naumowicz M., Szczęsny S., Handkiewicz A.
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
Vol. 54, nr 9
134-136
PL
Artykuł prezentuje metodę projektowania przetwornika cyfrowo-analogowego małej mocy w technice przełączanych prądów. W pracy zaproponowana została architektura układu bazująca na wykorzystaniu wielowyjściowego zwierciadła prądowego, którego parametry obliczane są za pomocą metody Hooke’a-Jeevesa. Przeanalizowany został przykład realizacji układu w technologii TSMC 90nm. Autorzy zamieścili rozwiązanie uzyskane za pomocą metody optymalizacji kierunkowej. Jakość działania układu oceniona została na podstawie symulacji dokonanych przy użyciu programu HSPICE. Zaproponowana w pracy architektura pozwala na redukcję poborów mocy konwertera. Wartość tego parametru dla analizowanego w artykule przykładu 6-bitowego przetwornika wyniosła 40 μW.
EN
The article presents a method of designing a low-power switched-currents DAC converter. The work proposes an architecture based on using a multi-output current mirror, parameters of which are calculated with the Hooke-Jeeves’ method. The exemplar realisation has been analysed using the TSMC 90nm technology. Authors have described a solution obtained using the directional optimisation. Performance of the circuit has been assessed basing on simulations done using the HSPICE application. The architecture proposed in the work allows to reduce the power consumption of the converter. The value of this parameter, for the article-analysed 6-bit DAC, was 40 μW.
11
Content available gC-Studio – the environment for automated filter design
Katarzynski P., Melosik M., Handkiewicz A.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2013
|
Vol. 61, nr 2
541--544
EN
The paper presents the idea of software suite integrating the tools supporting the analog filter design. It uses the prototype circuits that are composed of gyrators and capacitors. The essential, behavioral parameters are characterised for the filtering structures. The basic assumptions formulated before the implementation are also mentioned. The structure of the software suite is discussed, its functional properties and the implementation issues are mentioned. The resulting software brings the automation of designing SISO filters as well as the filter pairs. In the proposed solution the VHDL-AMS language is assumed as the formal method of hardware description.
12
Content available SI-Studio : environment for SI circuits design automation
Szczęsny S., Naumowicz M., Handkiewicz A.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2012
|
Vol. 60, nr 4
757-762
EN
The current work is an answer to the problem of designing switched-current (SI) circuits, which is usually a complex issue in the field of microelectronics. The mentioned task is a source of many mistakes and takes a lot of time for designers, therefore authors of the article decided to propose a software solution. This article presents an environment for design automation of analogue circuits in the switched currents technique. It points out the utility advantages of the described tools, which make the work of a VLSI designer much easier, moreover offering a possibility to parameterise the design process considering power consumption, chip area usage and its working speed. It also presents results of an automatic generation of a filter pair circuit, as well as a DCT circuit - automatically generated with the proposed SI-Studio software tools.
13
Content available remote Generacja layoutu filtrów SI w strategii wierszowej
Handkiewicz A., Szczęsny Sz., Naumowicz M., Melosik M., Katarzyński P.
Przegląd Elektrotechniczny
|
2011
|
R. 87, nr 10
80-83
PL
Artykuł przedstawia metodę automatyzacji projektowania layoutu filtrów SI w strategii wierszowej z wykorzystaniem języka AMPLE. W pracy opisano narzędzia, które w krótkim czasie pozwalają niezależnie od technologii uzyskać layout układu złożonego z integratorow i zwierciadeł prądowych. Zaproponowane zostaje podejście pozwalające redukować pobieraną przez układ moc i zajętość powierzchni chipu lub zwiększyć szybkość działania. Skuteczność metody zobrazowana jest na przykładzie pary filtrów SI zaprojektowanej w technologii TSMC 0,18�μm.
EN
The article introduces a method of design automation of an SI filter layout using the row strategy with the help of the AMPLE language. The work describes tools which, in short time and independently on the used technology, allow to obtain a layout of a circuit composed of integrators and current mirrors. The presented approach allows to minimise the power consumption, to reduce the chip area or to enhance the speed of the circuit. The efficiency of the method is illustrated with an SI filter pair example, designed in the TSMC 0,18μm technology.
14
Genetic algorithms in gyrator-capacitor filters
Handkiewicz A., Katarzyński P., Szczęsny S., Melosik M., Naumowicz M.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 12
56-59
EN
The paper deals with circuit parameter fitting in gyrator- capacitor prototypes of analogue filters. The genetic solver available in Matlab environment altogether with dedicated software was used for this task. There is the general idea presented as well as some experimental results that prove the feasibility of this approach. The investigations were made over classical single input, single output filters.
PL
Artykuł porusza zagadnienie dopasowania wartości elementów obwodu dla żyratorowo-pojemnościowych prototypów filtrów analogowych. W tym celu użyto solwer genetyczny pakietu Matlab wraz z dedykowanym oprogramowaniem. Praca ukazuje ogólną ideę doboru parametrów jak również wyniki eksperymentów, które pokazują praktyczne możliwości zastosowania tego podejścia. Badania przeprowadzono nad klasycznymi filtrami SISO.
15
Content available Automated DCT layout generation using ample language
Handkiewicz A., Śniatała P., Pałaszyński G., Szczęsny Sz., Katarzyński P., Melosik M., Naumowicz M.
Zeszyty Naukowe. Telekomunikacja i Elektronika / Uniwersytet Technologiczno-Przyrodniczy w Bydgoszczy
|
2010
|
z. 13
5-14
EN
Designing SI circuits layouts is a demanding task. The process is very time consuming and there is a high risk of making mistakes. It would be much easier if there were a CAD tool doing part of the job for ourselves. This is the place where a possible solution comes in – the AMPLE script language in the ICStation environment. AMPLE is a script language that can be used to generate layouts. Apart form making a layout faster the AMPLE generator enables parametrisation of SI devices and can also be technology-independent. It provides a way for automating and speeding up the process of designing a layout. This paper presents a DCT layout generator which takes advantage of the AMPLE language and offers parametrisation that can make the design process independent from the technology used.
PL
Projektowanie layoutów układów SI nie jest zadaniem łatwym. Proces ten wymaga dużych nakładów czasu, istnieje ogromne ryzyko popełnienia pomyłki przez projektanta, a projektowane układy są zależne od technologii, co wymusza ich całkowitą przebudowę w sytuacji zmiany technologii na nowszą. Zadanie to byłoby dużo prostsze, gdyby istniały narzędzia CAD automatyzujące proces projektowania. W obszarze tym możliwe jest wykorzystanie zaproponowanego w artykule rozwiązania – użycie skryptowego języka AMPLE dostępnego w środowisku ICStation. Oprócz możliwości szybszego zaprojektowania prototypu, generator stworzony przy pomocy języka AMPLE umożliwia parametryzację projektowanych urządzeń SI, które stają się niezależne od technologii. Stanowi to daleko idące udoskonalenie procesu projektowania układów scalonych wykonanych w technice SI. Niniejszy artykuł opisuje zaproponowaną metodę automatycznego generowania layoutów przedstawiając jako przykład kolejne etapy realizacji układu DCT.
16
Content available remote Design of elliptic filters with phase correction by using genetic algorithm
Katarzyński P., Handkiewicz A., Szczęsny S., Melosik M., Naumowicz M.
Przegląd Elektrotechniczny
|
2010
|
R. 86, nr 11a
69-73
EN
The paper presents a general algorithm of designing elliptic filters with phase correctors. The proposed algorithm uses a genetic solver to adjust the corrector's transfer function of an optimal order minimizing filter's nonlinearities and thus increasing the design immunity for signal distortion. The solution was implemented with Matlab environment and investigated using Matlab’s built-in functions as well as HSpice circuitry analysis.
PL
W pracy przedstawiono ogólny algorytm projektowania filtrów eliptycznych z korektorami fazy. Zaproponowany algorytm wykorzystuje solver genetyczny celem dopasowania transmitancji stopnia korekcyjnego optymalnego rzędu minimalizując nieliniowości filtru i stąd zwiększając odporność struktury na zniekształcenia sygnału. Rozwiązanie zaimplementowano w środowisku Matlab i zbadano w oparciu o wbudowane funkcje pakietu Matlab, jak również o analizę obwodów narzędziem Hipice.
17
SI filter pair design with the use of topological analysis
Handkiewicz A., Rudnicki R., Szczęsny S., Katarzyński P.
Elektronika : konstrukcje, technologie, zastosowania
|
2009
|
Vol. 50, nr 10
77-80
EN
The paper presents a low sensitive design strategy of analog filter pairs based on a gyrator-capacitor prototype circuit. The prototype circuit is synthesized with the use of topological analysis described in detail in the paper. A set of nonlinear algebraic equations is formulated by matching of coefficients obtained from the symbolic analysis with coefficients from the given transfer functions. Algorithms and programs are elaborated to implement the prototype circuit in switched-current (SI) technique. The elaborated algorithms and programs are illustrated in 3rd order filter pair example.
PL
Artykuł przedstawa mało wrażliwościową strategię projektowania analogowych par filtrów opartą na układzie żyratorowo-pojemnościowym. Prototyp układu jest syntezowany z użyciem analizy topologicznej opisanej szczegółowo w artykule. Zostaje sformułowany układ nieliniowych algebraicznych równań przez dopasowanie współczynników otrzymanych z analizy symbolicznej ze współczynnikami z funkcji transmitancji. Omówione i zaprezentowane zostają na przykładzie pary filtrów trzeciego rzędu algorytmy i programy do implementacji prototypu układu wykonanego w technice przełączanych prądów (Sl).
18
Current mode comparator design
Pierzchlewski J., Śniatała P., Handkiewicz A.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 11
167-169
EN
It is known that the inverter is widely used as comparator in voltage mode circuits. However, inverter is an unsatisfactory cell to function as comparator in current mode circuits. The more convenient cell in this situation is so called Traff comparator. The disadvantage of the Traff circuit is its voltage signal output. The paper proposes to add a differential cell to improve properties of the current mode comparator. As a result a novel balanced (fully differential) structure of the current comparator is presented. Theoretical considerations are illustrated in SPICE simulations of circuits realized 0.35 um AMS technology. The usefulness of such comparator in sigma-delta modulator is also shown.
PL
W obwodach pracujących w trybie napięciowym używa się powszechnie inwertera jako komparatora. Jednakże inwerter jest niezadowalającą komórką działającą jako komparator w obwodach pracujących w trybie prądowym. W tej sytuacji bardziej dogodny jest tak zwany komparator Traffa. Ujemną stroną obwodu Traffa jest sygnał napięciowy na jego wyjściu. W pracy zaproponowano dołączenie komórki różnicowej dla poprawienia właściwości komparatora. W efekcie została zaprezentowana nowa, zbalansowana (w pełni różnicowa) struktura komparatora. Rozważania teoretyczne są zilustrowane symulacjami z użyciem programu SPICE obwodu zrealizowanego w technologii 0,35 um AMS. Przedstawiona jest także przydatność tego komparatora w modulatorze sigma-delta.
19
Testing environments for mixed signal chips based on PLD devices
Śniatała P., Pierzchlewski J., Handkiewicz A., Nowakowski B.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
Vol. 48, nr 10
22-26
EN
This paper presents original testing boards dedicated for SI ASIC chips. The boards are designed based on programmable logic devices, which generate the required signals for the tested chip and make necessary postprocessing of the output data. Simple interface was included on the boards to make them standalone, user friendly testing environments. The parameters of the signals are set with this simple interface. The project was written in a VHDL and implemented in Xilinx devices. The boards were used to test a new structure of a SI integrator and delta-sigma modulator built based on the SI blocks.
PL
Artykuł zawiera propozycje środowiska testowego dedykowane do mieszanych układów ASIC. Wykorzystanie środowiska zilustrowano na przykładzie prototypowego układu scalonego zawierającego moduły wykonane w technice przełączanych prądów (SI). System oparto na układach programowalnych (CPLD i FPGA). Układy te wykorzystano do generacji niezbędnych sygnałów źródłowych i sterujących oraz do dodatkowego przetwarzania danych wyjściowych. Na płycie sterującej umieszczono również prosty interfejs z użytkownikiem, który pozwala na zmianę parametrów sygnałów testujących. Projekt opisano w języku VHDL i zaimplementowano w układach firmy Xilinx. Opracowane systemy posłużyły do testowania prototypu układu integratora oraz modulatora sigma-delta wykonanych w technice SI.
20
Systemy VLSI z sygnałami mieszanymi
Handkiewicz A.
Elektronika : konstrukcje, technologie, zastosowania
|
2003
|
Vol. 44, nr 8-9
22-25
PL
W pracy przedstawione są korzyści i problemy związane z wykorzystaniem systemów na czipie (System on a Chip - SoC) zawierających jednocześnie komórki analogowe i cyfrowe. Opisane jest wykorzystanie technik z przełączanymi prądami (switched current - Sl) oraz z przełączanymi kondensatorami (switched capacitor - SC) do projektowania komórek analogowych. Na przykładzie podstawowych komórek Sl omawiane są narzędzia do automatyzacji ich projektowania. Jako przykładowe urządzenia przenośne, w których stosuje się SoC są opisane cyfrowe aparaty fotograficzne.
EN
In the paper benefits an problems are presented we have using analog and digital cells in the same System on a Chip (SoC). It is described application of switched current (Sl) and switched capacitor (SC) techniques for analog celi design. Tools for design automation are presented with the use of basie Sl cells as an illustration. Digital cameras are described as an example of portable devices in which SoC is implemented.
first rewind previous Strona / 2 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.