Wyniki wyszukiwania - BazTech

Ograniczanie wyników

2 Przegląd Elektrotechniczny

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: wzorzec napięcia

Sortuj według:

Ogranicz wyniki do:

A New Bandgap Voltage Reference Circuit using CMOS Differential Voltage Current Conveyor

Hongprasit S.

Przegląd Elektrotechniczny

2014

R. 90, nr 8

80-83

This paper proposes a new approach of bandgap voltage reference (BGR) circuit design by using CMOS differential voltage current conveyor (DVCC). The proposed circuit employs single DVCC, which is able to reduce the number of devices used to bandgap core and start-up circuits. The simulation results indicate reference voltage of about 500mV, temperature coefficient (TC) of 20ppm/°C, which can be successfully operated with a minimum supply voltage of 1.2V in a temperature range of 0-100°C and a total power dissipation of 56.6 W at room temperature.

Opisano pasmowy wzorzec napięcia NBGR zaprojektowany w technologii CMOS z wykorzystaniem układu DVCC (differentia voltage current conveyor).Zaprojektowany wzorzec umożliwia uzyskanie napięcia ok. 500 mV ze współczynnikiem temperaturowym 20 ppm/oC przy minimalnym napięciu zasilającym 1.2 V przy poborze mocy 56 uV.

Low Offset, High PSRR, CMOS Bandgap Voltage Reference

Zhao Y., Lai X.

Przegląd Elektrotechniczny

2013

R. 89, nr 1b

174--177

A CMOS Bandgap Voltage Reference (BVR) with the characteristics of low offset and high power-supply rejection ratio (PSRR) is presented. In order to reduce the effect of offset of operation amplifier (OPA), the voltage difference of base-emitter junctions of substrate bipolar transistors is maximized; meanwhile the factor of offset voltage could be minimized. The feedback loop constructed by proportional to absolute temperature (PTAT) current source and an OPA is employed to improve the PSRR. The circuit was designed and simulated in a standard 0.35-μm CMOS process, with a power supply of 3 volt. The relative accuracy is increased by 5 times compared with conventional circuit. PSRR of the circuit is ～108dB at low-frequency. Furthermore, temperature coefficient (TC) of 17ppm/℃ over a wide temperature range of －40～115℃.The whole circuit including the OPA draws only 22 μA from supply voltage. Silicon area is 0.037mm2.

Opisano pasmowy wzorzec napięcia w technologii CMOS charakteryzujący się małym pełzaniem zera i dużym współczynnikiem usuwania składowej zasilającej. Układ zaprojektowano w technologii 0.35μm z napięciem zasilania 3V.