Wyniki wyszukiwania - BazTech

1

Contraction and elimination methods for finding multiple DC solutions of bipolar circuits

Tadeusiewicz M., Hałgas S.

Przegląd Elektrotechniczny

|

2010

|

R. 86, nr 1

11-13

EN

The paper is focused on the analysis of diode-transistor circuits having multiple DC solutions and brings two methods enabling us to find the solutions, without any piecewise-linear approximations. The first method is a modification of an earlier developed method, whereas the other is new and based on an original idea. Both the methods are implemented in an algorithm that guarantees finding all the DC solutions. Numerical experiments show that the proposed approach is efficient, the analysis is improved and the computation process is speeded up.

PL

Artykuł dotyczy analizy układów diodowo-tranzystorowych o wielu rozwiązaniach stałoprądowych. Zaproponowano dwie metody umożliwiające wyznaczanie tych rozwiązań bez konieczności stosowania aproksymacji odcinkowo-liniowej. Metody te zaimplementowano w postaci algorytmu gwarantującego znalezienie wszystkich rozwiązań DC. Eksperymenty numeryczne potwierdziły efektywność zaproponowanego podejścia.

2

Finding all the DC solutions of circuits containing diodes and bipolar transistors

Tadeusiewicz M., Hałgas S.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 12

39-42

EN

The paper deals with diode-transistor circuits having multiple DC solutions and offers two contraction and elimination methods enabling us to find all the DC solutions. They can be directly used to the circuits with constant parameters, when the chip is at fixed temperature, or merged into an earlier developed algorithm enabling us to analyze circuits with the thermal constraint. Numerical experiments show that the proposed approach is efficient and improves the analysis of transistor circuits having multiple DC solutions. It is illustrated via a numerical example.

PL

Praca dotyczy analizy układów diodowo-tranzystorowych o wielu punktach równowagi. Zaproponowano w niej dwie metody zawężania i eliminacji umożliwiające opracowanie algorytmu wyznaczania wszystkich rozwiązań stałoprądowych. Metody te mogą być użyte bezpośrednio do analizy układów o stałych parametrach, rozpatrywanych w ustalonej temperaturze lub wprowadzone, jako procedury, do wcześniej opracowanego algorytmu wyznaczania wszystkich rozwiązań DC z uwzględnieniem zjawiska samonagrzewania chipu. Przykłady numeryczne pokazały, że zaproponowane podejście jest skuteczne i usprawnia analizę układów tranzystorowych o wielu rozwiązaniach DC. Jeden z przykładów zamieszczono w pracy.

3

An improved algorithm for finding all the DC solutions of MOS transistor circuits

Tadeusiewicz M., Hałgas S.

Kwartalnik Elektroniki i Telekomunikacji

|

2003

|

Vol. 49, z. 1

1-17

EN

Nonlinear circuits containing MOS transistors, having multiple DC solutions, are considered in this paper. The transistor are represented by original polynomial-type nonlinearities and no piecewise-linear approximation is used. The algorithm of successive contraction, division and elimination is improved by adding a new key procedure for the elimination of some regions including no solution. Numerical examples show the effectiveness of this algorithm both for finding the solutions and determining multi-valued input-output characteristics.

PL

Przedmiotem analizy są obwody zawierające tranzystory MOS o wielu rozwiązaniach DC. Tranzystory MOS są reprezentowane za pomocą modelu opisanego zależnością (1) występującego w programie SPICE na poziomie 1. Model ten został przekształcony do równoważnej postaci (6), (7), której odpowiada struktura analogiczana do modelu Ebersa-Molla tranzystora bipolarnego. Rozpatrywany jest ważny i aktualny problem wyznaczania wszystkich rozwiązań DC, bez stosowania odcinkowo-liniowej aproksymacji funkcji występujących w opisie tranzystorów. Do obliczeń użyto wcześniej zaproponowany algorytm sukcesywnego zawężania, podziału i eliminacji. Kluczowym ogniwem tego algorytmu jest metoda zawężania pewnych obszarów hiperprostopadłościennych zawierających jedno lub więcej rozwiązań i eliminacja obszarów nie zawierających rozwiązań. Głównym osiągnięciem pracy jest metoda eliminacji oparta na idei programowania liniowego. W dowolnym obszarze hiperprostopadłościennym obwód opisano liniowym równaniem macierzowym (8) zawierającym dodatkowe niewiadome. Równanie to przekształcono następnie do postaci (9). Reprezentuje ono układ równań skalarnych z nadmiarowymi niewiadomymi, który nie może być rozwiązany jednoznacznie. Stosując techniki programowania liniowego możliwe jest natomiast sprawdzenie czy analizowany obszar zawiera rozwiązanie. W tym celu sformułowano zagadnienie programowania liniowego w standardowej postaci (29) oraz zastosowano fazę 1 medoty simplex. W przypadku nieistnienia rozwiązania rozpatrywany obszar zostaje wyeliminowany. W przeciwnym razie stosowana jest metoda sukcesywnego zawężania podziału i eliminacji do momentu otrzymania elementarnego hiperprostopadłościanu o krawędziach dostatecznie małych, który utożsamia się z punktem odpowiadającym rozwiązaniu. Zaimplementowanie tej metody prowadzi do znacznego zwiększenia efektywności algorytmu i skrócenia czasu obliczeń. W rezultacie możliwe stało się wyznaczenie wszystkich rozwiązań DC zamieszczonego w pracy układu pokazanego na rysunku 1 zawierającego 28 tranzystorów MOS. Układ ten jest dwukrotnie większy od układów podawanych w światowej literaturze, dla których można obliczyć wszystkie rozwiązania DC przy użyciu alternatywnych metod. Opracowany algorytm umożliwia również skuteczne wyznaczanie wielowartościowych i wielogałęziowych charakterystyk wejściowych i przejściowych bez zniekształceń histerezowych wprowadzanych przez program SPICE. Zilustrowano to na przykładzie przerzutnika Schmitta pokazanego na rys. 2 o charakterystyce przejściowej z rys. 3. Łącznie w pracy zamieszczono trzy przykłady praktycznych układów zawierających tranzystory MOS, o wielu rozwiązaniach DC ilustrujące zaproponowany algorytm.

4

Finding all the DC solutions of MOS transistor circuits described by original nonlinear equations

Tadeusiewicz M., Hałgas S.

Kwartalnik Elektroniki i Telekomunikacji

|

2000

|

Vol. 46, nr 3

281-297

EN

A broad class of nonlinear electronic circuits, containing MOS transistors, having multiple operaring points, is considered in the paper. The transistors are represented by a model which is built up in Level 1 of SPICE and is transformed to an equivalent Ebers - Moll type form. The nonlinearities of this model are polynomial type and no piecewise - linear approximation is used. An idea of successive contraction, division and elimination is applied and new contraction procedure is developed. The results are correct to at least three decimal places. Numerical examples of circuits encountered in practice, including a CNN "full range" cell containing 16 MOS transistors, are given. They show effectiveness of this approach.

PL

Obszerna klasa obwodów dynamicznych zawierających tranzystory MOS charakteryzuje się tym, że poszczególne obwody mają wiele punktów równowagi, np. przerzutniki, sieci neuronowe, układy logiczne. Te punkty równowagi są rozwiązaniami modelu DC otrzymanego w wyniku zwarcia cewek i usunięcia kondensatorów. Stąd wynika waęny i aktualny problem wyznaczania wszystkich wymienionych wyżej rozwiązań a następnie identyfikacji tych spośród nich, które są stabilnymi punktami równowagi. W pracy przedstawiono efektywny algorytm obliczania wszystkich rozwiązań obwodów DC, w których tranzystory MOS są reprezentowane za pomocą modelu występującego w programie SPICE na poziomie 1. Wspomniany model został przekształcony do postaci równoważnej o konfiguracji typu Ebersa - Molla. Występujące w modelu nieliniowości są wielomianami. W opisie obwodu nie użyto żadnych, rozpowszechnionych w omawianych zagadnieniach, aproksymacji odcinkowo - liniowych zachowując oryginalne funkcje nieliniowe. Do obliczania wszystkich rozwiązań zastosowano algorytm kolejnych zawężeń, podziału i eleminacji, którego kluczowym ogniwem jest metoda zawężania. Opracowano nową, bardzo skuteczną metodę zawężania i dokonano jej implementacji. Przy założeniu, że utożsamia się rozwiązania (napięcia GS i GD tranzystorów MOS) różniące się mniej niż -310 V algorytm gwarantuje wyznaczenie wszystkich rozwiązań. Przeprowadzone eksperymenty numeryczne obejmujące praktyczne układy MOS potwierdziły efektywność zaproponowanego algorytmu. W pracy przytoczono dwa przykłady obliczeniowe, w tym model komórki sieci neuronowej zawierający 16 tranzystorów MOS.