Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: wbudowane samotestowanie połączeń

Sortuj według:

Ogranicz wyniki do:

Analiza maskowania zwarć w sieci połączeń przez rejestr MISR

Garbolino Tomasz

Przegląd Elektrotechniczny

2024

R. 100, nr 12

272--280

W artykule dokonano analizy maskowania zwarć w sieci połączeń między modułami cyfrowego systemu scalonego, którego źródłem jest proces kompakcji ciągów odpowiedzi testowych zachodzący w klasycznym rejestrze MISR o liniowym sprzężeniu zwrotnym opisanym wielomianem pierwotnym. Uszkodzenia, które wzięto pod uwagę to jedno- i dwukrotne zwarcia typu summa montażowa dwóch linii. Do pobudzania wejść badanej sieci połączeń wykorzystano powszechnie stosowaną prostą/zanegowaną sekwencję liczącą T/C. W artykule zdefiniowano warunki wzajemnego kasowania się ciągów błędów w rejestrze MISR, które prowadzi do maskowania zwarć w sieci połączeń. Przypadki maskowania uszkodzeń zilustrowano przykładami oraz potwierdzono eksperymentalnie.

This paper analyses the masking of shorts (bridges) in the interconnection network between cores of a digital SoC caused by the compaction process of test response sequences having a place in a classical MISR with linear feedback described by a primitive polynomial. The faults considered are single and double wired-OR type shorts of two lines. A commonly used True/Complement Counting Sequence (T/C) was used to stimulate the inputs of the interconnection network under test. This paper defines the conditions for the mutual cancellation of error sequences in MISR, which leads to the masking of shorts between lines of the interconnection network. The cases of fault masking are illustrated with examples and confirmed experimentally