Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: warunki czasowe

Sortuj według:

Ogranicz wyniki do:

Czasowe uwarunkowania współpracy szeregowo-równoległego kontrolera CPLD z mikrokomputerem Raspberry PI i podsystemem PPI

Arnold K., Michalak S.

Pomiary Automatyka Kontrola

2014

R. 60, nr 7

465--467

Streszczenie W pracy omówiono właściwości komputerów Raspberry PI. Opisano system z Raspberry PI i rozszerzeniem portów równoległych, korzystający z łącza SPI. Przedyskutowano wymagania czasowe dla komunikacji kontrolera CPLD z komputerem Raspberry i podsystemem PPI. Wyznaczono czasy cykli zapisu i odczytu danych, realizowanych przez Raspberry PI podczas komunikacji z układem CPLD. Przedstawiono wyniki badań, pozwalające na oszacowanie szybkości transferu danych w systemie i wskazanie ograniczeń.

In this paper the hardware and software relations in data transfer between Raspberry Pi and peripheral PPI devices, via a CPLD controller are discussed. The necessity of increasing parallel I/O lines in a microprocessor system based on the Raspberry PI, a popular educational microcomputer module, is shown. An example of the system with the Raspberry PI, the SPI/PPI controller and programmable peripheral interface devices 82C55A is presented (Fig. 1). The time requirements for communication between the Raspberry PI central unit (BCM2835), the SPI/PPI controller and PPI devices are discussed and the examples of timing for 82C55A PPI read and write cycles are shown (Figs. 2 and 3). The software (based on C language and libraries) procedure of time T measurement, for sending of two bytes via SPI (SPI of BCM2835 works in standard master mode) and confirming /STR signal is presented (Fig. 4). The value of this time is not constant. It depends on a few components, also on the delays produced by the operating system. The experimental calculations were carried out for the mode value of T determined on 10000 samples (Fig. 5). The value of fSCK (frequency clock for SPI) and for tSPI (SPI time for one byte) as a function of a different SPI divider were analyzed (Figs. 6 and 7). Finally, the coefficient 2·tSPI/T as a function of the SPI divider was determined and presented (Fig. 8). The obtained results showed the communication speed limitation and enabled us to choose the right SPI clock divider as well as to estimate the time of data transfer via the SPI interface implemented in the CPLD controller.

Wyznaczanie warunków czasowych funkcjonowania algorytmów sterowania adaptacyjnego

Krukowicz T.

Logistyka

2011

nr 6

Artykuł opisuje problematykę wyznaczania warunków czasowych dla algorytmów sterowania adaptacyjnego. Opisano w nim aktualny stan wiedzy w zakresie wyznaczania warunków czasowych. Opis został oparty na analizie ok. 300 projektów sygnalizacji świetlnych z terenu całej Polski. Następnie sklasyfikowano warunki czasowe najczęściej występujące w algorytmach sterowania. Opisano również praktyczną metodę wyznaczania wybranych warunków czasowych. Artykuł określa także kierunki dalszych badań w zakresie wyznaczania tych warunków.

The paper discusses some aspects of determination of timing conditions in adaptive road traffic control. The current state of knowledge in the field of determination of timing conditions is described. This description was based on detail analysis of ca. 300 traffic lights designs in different places in Poland. Then the most often timing conditions have been classified. The useful method for determination of chosen timing conditions has been also proposed. Further range of research concerning determination of timing conditions has been specified.