Wyniki wyszukiwania - BazTech

1

Improvements of high-voltage trapezoidal waveform edge-rounding circuit

Jankowski Mariusz

International Journal of Microelectronics and Computer Science

|

2018

|

Vol. 9, nr 3

93--100

EN

This paper introduces a solution to a design problem caused by necessity of electromagnetic noise reduction in simple close-range wireless command and control systems, including Radio-frequency identification (RFID) systems. Trade-off between simplicity of data transmission, detection and decoding on one side vs. presence of high frequency harmonics in transmitted signals on the other makes some designers choose approach in which trapezoidal waveforms are used instead of rectangular ones. Moreover, edges of trapezoidal waveforms are additionally rounded to further limit presence of higher harmonics and thus to comply to EMI regulations and requirements. The paper proposes a solution based on a reimplementation of a high-voltage structure already proposed by the author, but implemented with use of different semiconductor technology process. Utilization of this new process and devices available in this technology makes possible significant increase of the circuit operation quality.

2

Versatile low-output-resistance low-voltage current-to-voltage analog converter

Wojtyna R.

International Journal of Microelectronics and Computer Science

|

2016

|

Vol. 7, nr 2

73--78

EN

The paper presents a simple low-voltage transresistor attractive for on-chip analog-signal-processing. The proposed circuit offers not only an almost rail-to-rail operation and quite good linearity of DC transfer characteristic but also reasonably low value of its output resistance. This enables a voltage mode operation even if the transresistor is loaded by a not necessarily very high loading resistance. The obtained result is due to adding to the transresistor-input-stage a simple rail-to-rail voltage follower. The presented solution is an original proposal of the author. Input stage of the transresistor is built of only 4 MOS transistors and creates a simple quasi-linear current-to-voltage convertor. Output stage of it is built of 9 MOS transistors, plays a role of a very precise atypical voltage follower. In respect of simplicity and headroom, the proposed follower is better than conventional OA-based voltage followers. Preliminary simulation results are in a good agreement with the theory presented.

3

Fractal geometries in lateral flux capacitor design – experimental results

Kocanda P., Kos A, Gołda A.

Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska

|

2015

|

nr 2

6--9

EN

Capacitance density is increased when lateral flux structures are used in CMOS technologies compared to classic parallel-palate capacitors. Lateral-flux capacitors where designed based on three different fractal geometries. Capacitors are designed with and without special MMC metal layer available in some CMOS technologies for capacitor design. For theoretical analysis verification a special ASIC has been designed and fabricated in UMC 0.18um technology. Presented result are obtained by measurement of 5 ICs. Some capacitor structures have much higher capacitance density than classic parallel-plates capacitor without MMC layer. Few presented structures have higher capacitance density than parallel-plate capacitor made with MMC layer. Capacitors have small process parameters spread.

PL

W porównaniu do klasycznych kondensatorów z równoległymi okładkami użycie struktur z poprzeczną pojemnością pozwala na zwiększenie gęstości pojemności przy projektowaniu kondensatorów w technologiach CMOS. Kondensatory z poprzeczną pojemnością zostały zaprojektowane na bazie trzech rożnych fraktali. Struktury kondensatorów zostały zaprojektowane z i bez użycia specjalnej warstwy metalu MMC, dostępnej w niektórych technologiach CMOS, do projektowania kondensatorów. Do sprawdzenia teoretycznych rozważań specjalny układ ASIC został zaprojektowany i wykonany w technologii UMC 0.18um. Przedstawione wyniki są efektem pomiarów 5 układów scalonych. Niektóre struktury kondensatorów mają dużo większą gęstość pojemności niż klasyczne kondensatory bez warstwy MMC. Niewiele zaprojektowanych struktur ma większą gęstość pojemności niż kondensatory klasyczne z warstwą MMC. Rozrzut parametrów kondensatorów jest niewielki.

4

Overheat security system for high speed embedded systems

Frankiewicz M., Gołda A., Kos A.

Elektronika : konstrukcje, technologie, zastosowania

|

2012

|

Vol. 53, nr 12

24-26

EN

The paper describes basics and design of the Temperature-Controlled Oscillator for high frequency processors which work is based on information of present chip temperature. The task of the circuit is to stabilise required value of temperature of the silicon die and ensure safe work of the processor. The circuit consists of: temperature sensor, ring oscillator and some additional blocks to control the circuit behaviour. The prototype chip was designed and fabricated in LF CMOS 0.15 um (1.8 V) technology and is cooperating with an 8-bit OctaLynx microcontroller.

PL

Artykuł opisuje podstawy działania i projekt Generatora Przestrajanego Temperaturą przeznaczonego dla szybkich procesorów, którego praca opiera się na informacji o aktualnej temperaturze. Celem układu jest stabilizacja temperatury i zapewnienie bezpiecznej pracy procesora. Układ składa się z czujnika temperatury, oscylatora pierścieniowego i dodatkowych bloków kontrolujących działanie układu. Prototyp został zaprojektowany w technologii LF CMOS 0,15 um (1,8 V) i współpracuje z procesorem OctaLynx).

5

Różnicowa, niskonapięciowa transmisja sygnałów LVDS

Kołodziejski J. F., Gryboś P.

Elektronika : konstrukcje, technologie, zastosowania

|

2005

|

Vol. 46, nr 5

52-55

PL

Przedstawiono podstawowe cechy różnicowej transmisji sygnałów cyfrowych, realizowanej na niskich poziomach napięciowych. Opisano niektóre praktyczne rozwiązania układowe i przykładowe zastosowania tego rodzaju transmisji. Zwrócono uwagę na jej dużą odporność na zewnętrzne zaburzenia elektromagnetyczne.

EN

The basic properties of data transfer by differential signaling at low swing voltage are given in the paper. Some practical circuit solutions and performed applications are also presented as the examples. The attention was turn to the high immunity of this transfering system to electromagnetic disturbances.

6

Rodzina filtrów o skończonej odpowiedzi impulsowej z linią opóźniającą o naprzemiennie połączonych układach opóźniających dwóch typów z przełączanymi kondensatorami

Dąbrowski A., Długosz R., Pawłowski P.

Elektronika : konstrukcje, technologie, zastosowania

|

2005

|

Vol. 46, nr 10

5-8

PL

Przedstawiono koncepcję rodziny filtrów elektronicznych o skończonej odpowiedzi impulsowej (FIR - ang. finite impulse response), które są wykonywane w technologii CMOS jako monolityczne układy scalone wielkiej skali integracji. Rozważane filtry należą do klasy tzw. układów z przełączanymi kondensatorami (SC - ang. switched capacitor) i zawierają linię opóźniającą zbudowaną z naprzemiennie połączonych elementów dwóch typów: parzystych "even" i nieparzystych "odd". Prezentowana obecnie rodzina filtrów charakteryzuje się funkcjonalnością elementów opóźniających, która polega na zwiększeniu tzw. rzędu elementu opóźniającego, tj. liczby rosnącej wraz z liczbą elementarnych opóźnień (okresów próbkowania) realizowanych za pomocą pojedynczego elementu opóźniającego, zawierającego jeden wzmacniacz operacyjny, na zasadzie podobnej do tej, którą Fischer stosował do całego filtru.

EN

Analysis of parameters of a class of switched-capacitor (SC) finite impulse response (FIR) filters based on the so-called "even-odd SC filte structures" is presented in this paper. The even-odd tapped delay line is built with delay elements of two kinds: the even delay element and the odd delay element, connected alternately. A concept of these elements is described and it is shown that they can be characterized by an integer parameter called their order. The order R of the even and the odd delay elements influences the overall features of the resulting filter. The greater this order the greater is the effective delay with the cost of a greater number of clock phases but with the savings in the number of operational amplifier and in the power consumption. A comparison of the chip area required for different even-odd SC filter structures, i.e., those built with the even and odd delay elements of different orders, is presented for the characteristic FIR filter frequency responses. Power consumption of this class of filters is also analyzed.

7

Zakłócenia sprzężenia podłożowego w układach scalonych CMOS

Białko M., Felendzer Z., Solecki M.

Elektronika : konstrukcje, technologie, zastosowania

|

2002

|

Vol. 43, nr 6

28-31

PL

Temat artykułu stanowią zagadnienia modelowania sprzężenia podłożowego w układach scalonych CMOS. Zakłócenia sprzężenia podłożowego mają istotne znaczenie w mieszanych: cyfrowo-analogowych układach scalonych, ponieważ prąd wstrzykiwany do wspólnego podłoża układu z dużej liczby przełączanych jednocześnie elementów cyfrowych może zakłócić działanie podzespołu analogowego. Zaprezentowana została metoda modelowania podłoża oparta na funkcji Greena, która pozwala projektantom wygenerować model podłoża na podstawie danych geometrycznych projektu topografii oraz danych technologicznych procesu. Na podstawie symulacji komputerowej dwóch mieszanych układów scalonych (oscylator pierścieniowy i "analogowy" tranzystor, macierz inwerterów i źródło prądowe) pokazano zakłócający wpływ części cyfrowej projektu na część analogową. Szczególną uwagę zwrócono na efektywność pierścieni zabezpieczających wykonanych w projektach topografii w celu minimalizacji zakłóceń.

EN

The main subject of this paper are issues of a modeling of a substrate coupling in CMOS Integrated Circuits. The substrate coupling noise is important in mixed analog-digital ICs, because the current injected to the chips substrate from a large number of simultaneously switched digital elements can cause a malfunction of sensitive analog elements of the system. The Green function method that provides designers with a parasitic model of the substrate is presented. This method performs IC substrate discretization basing on the geometric layout of the circuit and technology parameters specific for the given process. Two basic mixed-signal examples are presented to show an injurious influence of the substrate coupling on an analog part of a design. These examples are a ring osxillator with a single transistor and a matrix of 100 simultaneously switched inwerters with a current source. In addition, attention is drawn to guarding ring and their effectiveness is discussed.

8

Metody modelowania sprzężenia podłożowego w układach scalonych

Solecki M., Felendzer Z.

Kwartalnik Elektroniki i Telekomunikacji

|

2000

|

Vol. 46, nr 4

589-613

PL

Temat artkułu stanowią zagadnienia związane z modelowaniem sprzężenia podłożowego w układach scalonych. W pierwszej części pracy uzasadniono konieczność modelowania sprzężenia podłożowego w procesie projektowania układów. Zaprezentowano kilka przykładów mieszanych analogowo-cyfrowych układów scalonych, w których zakłócenia podłożowe mają istotny wpływ na jakość pracy układu. Zwrócono również uwagę na potrzebę włączenia odpowiednich modeli sprzężenia przez podłoże w proces symulacji dla układów scalonych, takich jak pętla synchronizacji fazowej czy też układy przeznaczone do zastosowania w telefonii komórkowej. W dalszej części pracy omówiono dwie alternatywne metody modelowania sprzężenia podłożowego: metodę opartą na elektrostatycznej funkcji Greena oraz metodę modelowania podłoża z użyciem konstrukcji geometrycznej zwanej mozaiką Voronoi. Z kolei przedstawiono wybrane problemy modelowania sprzężenia podłożowego w krzemowych bipolarnych układach scalonych pracujących w zakresie bardzo wielkich częstotliwości. Wraz ze wzrostem częstotliwości pracy układów i systemów elektronicznych oraz postępującą miniaturyzacją technologii, problem zakłóceń sprzężenia podłożowego staje się coraz bardziej istotny w procesie projektowania układów scalonych. Stąd też, zasadniczym celem artykułu jest przybliżenie czytelnikom wybranych zagadnień związanych z modelowaniem sprzężenia podłożowego w układach scalonych.

EN

The main subject of this paper is problems of a modeling of a substrate coupling in inegrated circuits. First, we give reasons why a modeling of the substrate coupling in design-process is necessary. A few basic mixed-signal examples have been presented to show an injurious of the substrate coupling noise on an analog part of a design. These examples are a ring oscillator with a single transistor and a digital frequency divider with a current source. The substrate coupling noise is important in mixed analog-digital IC's because the current injected to the chips substrate from a large number of simultaneously switching digital elements can cause a malfunction of sensitive analog elements of the system. Current injected to the silicon substrate influences the local potential of the substrate of analog elements thus modulates the threshold voltage Vt of the transistors and as a consequence of that, the sensitive analog modules do not operate properly. In addition, a few industrial designs like a phase-locked loop, video converter or RF-circuits have been considered to indicate the importance of substrate of coupling problem. In the next part of this paper we focus on two alternative modeling methods of substrate coupling. Thase are: the Green function method and the method based on geometrical construction called Veronoi Tessellation. (The latter was showed the first time by I. Wemple and A. Yang in 1995). These methods perform IC substrate discretization basing on the geometric layout of the circuit and technology parameters specific for the given process. In Green function method the substrate is treated as layers of dielectrics characterized by varying electrical permitivity εk, where k is the index of the layer. An analytic model of the substrate is based on a simplified form of Maxwell equations referring to consecutive substrate layers and on boundary conditions and finally on the electirc field intensity vector component, which have to be fulfilled at layer boundaries. In the method based on Voronoi Tessellation the substrate of IC is discretisized on irregular volumes with constant values of the conductivity and the electric field intensity. Each of these methods can privide designers with a parasitic model of the substrate. In the final part, we discuss some problems of a modeling of the substrate coupling in Si-Bipolar ICs up tp very high frequencies (40GHz).

9

Analiza projektowa właściwości szumowych wzmacniacza impulsów ładunkowych

Podmiotko W.

Kwartalnik Elektroniki i Telekomunikacji

|

1998

|

Vol. 44, nr 1

109-118

PL

W artykule przedstawiono podstawy teoretyczne i wyniki analizy projektowej właściwości szumowych wzmacniacza impulsów ładunkowych z tranzystorami CMOS w aspekcie optymalizacji poboru mocy w układzie przedwzmacniacza, a także wpływ charakterystyki przenoszenia układu kształtującego. Przeprowadzono obliczenia parametrów szumowych w funkcji prądu polaryzacji oraz rozmiarów konstrukcyjnych tranzystora wejściowego dla dwóch standardowych technologii CMOS, różniących się minimalnymi wymiarami charakterystycznymi. Analiza prezentowana w pracy uwzględnia zarówno szumy termiczne jak i szumy typu 1/f. Rezultaty pracy mogą być pomocne w projektowaniu niskoszumnych scalonych wzmacniaczy impulsów ładunkowych CMOS przeznaczonych do współpracy z pojemnościowymi źródłami sygnałów (detektorami, sensorami).

EN

In the paper theoretical background and results of noise performance analysis of charge pulse amplifier implemented in CMOS technology in the aspects of power supplies optimization were presented. Calculation of noise parameters in function of bias current and design dimensions of input MOS transistor for two CMOS standard CMOS processes of different design rules were carried out. In the presented analyse thermal and 1/f type noise in preamplifier in effect of pulse characteristics were taken. Results of the work can be helpful in design of low-noise, CMOS charge sensitive amplifiers intended to readout systems with capacivite detectors and sensors.