W pracy rozważono testowanie układu implementującego funkcję skrótu HaF-256. Układ ten wyróżnia się na tle innych funkcji skrótu stosunkowo dużą złożonością wynikającą z zastosowania dużych bloków podstawieniowych. Pokazano, że testowanie losowe jest skuteczne w odniesieniu do HaF-256 i wyznaczono długość sekwencji wejściowej niezbędnej do uzyskania założonego prawdopodobieństwa wykrycia błędu. Rodzina funkcji skrótu HaF składa się z trzech funkcji: HaF-256, HaF-512 i HaF-1024. Ze względu na bardzo podobny schemat przetwarzania uzyskane wyniki w dużym stopniu odnoszą się do wszystkich funkcji HaF.
EN
We consider testing of hardware implementation of HaF hash function in the paper. The circuit contains big S-boxes, which complicates it’s testing. We have shown that random testing method is applicable to HaF function testing, described the considered fault models and presented the method of evaluation of the input sequence size required for testing the circuit with given probability. The HaF hash function family consists of three functions: HaF-256, HaF-512, and HaF-1024. Because of very similar processing scheme, our results relate to all the functions.
Bezpieczeństwo układów kryptograficznych w ostatnich latach zostało poważnie zagrożone poprzez metody zaliczane do kategorii ataków typu Side-channel (SCA). Techniki "łamania" sprzętu okazały się być dużo bardziej skuteczne (szybsze i tańsze) w porównaniu do technik klasycznej kryptoanalizy. W obronie przed SCA powstał szereg implementacji zabezpieczających układy przed ulotem informacji (poprzez prąd zasilania czy promieniowanie elektromagnetyczne), a między nimi także Różnicowa Technika Prądowa (RTP). W niniejszym artykule przedstawiono i publikowano po raz pierwszy, układy temarnego dodawania i mnożenia - wykonane w oparciu o bramki RTP. Właściwości arytmetyki różnicowo-prądowej pozwalają zrealizować każdą z tych operacji przy użyciu zaledwie dwóch bramek RTP, co czyni te układy konkurencyjnymi w stosunku do analogicznych realizacji wykorzystujących tradycyjne bramki CMOS.
EN
In recent years, the security of cryptographic circuits was threatened by the methods called Side-channel Attacks (SCA). "Breaking" circuits appeared to be much more efficient (faster and cheaper) in comparison to the classical cryptanalysis. In the opposite part of research, countermeasures against leaking data from the circuits were invented (against side channels like power current or electromagnetic emanation) and in between also the Differential Current Mode Technology (DCMT). In this article were presented. and published for the first time, circuits for ternary addition and multiplication - based on DCMT gates. Features of differential and current arithmetic allow to performe each of these functions by using only two DCMT gates. This accomplishment makes the DCMT circuits competitive in comparison to circuits based on traditional CMOS gates.
3
Dostęp do pełnego tekstu na zewnętrznej witrynie WWW
Proponowane w artykule rozwiązanie wpisuje się w poszukiwania technologii realizacji układów (MOS IC), która zapewni odpowiednio wysoki poziom bezpieczeństwa w kontekście ataków z kanałem pobocznym (Side Channel Attacks, SCA) spełniając jednocześnie krytyczne wymagania co do poboru mocy, szybkości działania i powierzchni układu. Proponowana technika, w odróżnieniu od znacznej większości aktualnie stosowanych metod prewencji, nie polega na ukrywaniu, maskowaniu czy tłumieniu informacji, lecz minimalizuje główne źródła „wycieków”. Przewodnim celem jest redukcja wszelkich zmian prądu zasilania oraz pola elekromagnetycznego związanych z przetwarzanymi danymi – zarówno globalnie (w ramach całego układu) jak i lokalnie (w kontekście pojedynczej bramki oraz połączeń pomiędzy bramkami). Proponowane rozwiązanie jest podejściem alternatywnym w stosunku do dotychczas publikowanych (w ramach Różnicowej Technologii Prądowej, RTP), a jego głównymi zaletami są: separacja prądowa obwodów wejściowego i wyjściowego bramki oraz krótsze czasy propagacji bramek. Inne własności RTP (szczególnie sumowanie prądów w węzłach oraz naturalna trójwartościowość), oprócz ochrony przed atakami typu SCA, z jednej strony pozwalają na zmniejszenie liczby bramek potrzebnych do obliczeń, z drugiej strony wychodzą naprzeciw specyficznym potrzebom implementacji kryptograficznych (jak Tate/Weil Pairing i obliczenia w ciałach charakterystyki 3).
EN
The paper introduces the Differential Current Mode Technology (DCMT) – a technique of providing high security level for cryptographic devices. As distinct from the most Side Channel Attacks (SCA) preventing methods, the DCMT does not rely on concealing, masking or muffling, but minimizes the sources of the leakage. Digital circuits based on DCMT operate with constant and continuous supply current as well as symmetrical and differential current-mode inner connections – all with the aim of keeping electromagnetic emanation and power supply disturbances as low as possible. The DCMT gate presented in the paper (as distinct from previous DCMT solutions) assure separation between input and output current circuits as well as shorter propagation time. The other advantages of the DCMT (as algebraic sum of currents and truth ternary logic) allows to decrease numbers of logic gates as well as provide tools for low level cryptographic implementations (Tate/Weil Pairing and characteristic 3 computations).
Odkąd rozpoznano w technologii CMOS zespół istotnych podatności na ataki typu Side-Channel trwają poszukiwania sposobów projektowania, które zapewniłyby właściwy poziom bezpieczeństwa przy akceptowalnych parametrach układu (poborze mocy, szybkości działania, powierzchni itp.). Artykuł stanowi przegląd technik realizacji bezpiecznych układów kryptograficznych na poziomie implementacyjnym, budowanych zarówno w oparciu o standardowe rozwiązania CMOS jak i specjalizowane konstrukcje elementów logicznych wraz z własnym rozwiązaniem proponowanym w tej dziedzinie. We wstępie przedstawiono definicję kryptoanalizy ujmującą zagrożenia ze strony SCA, rys historyczny, kanały i obiekty ataków, ogólną klasyfikację ataków i technik zabezpieczających oraz normy i standardy związane z bezpieczeństwem układów kryptograficznych.
EN
Since major vulnerability to Side Channel Attacks was identified with regard to standard CMOS technology, new methods providing high security level and acceptable other parameters (as power consumption, efficiency, silicon area) were discovered - partially as new techniques, partially based on known solutions. This paper describes several techniques of logic styles - encompasses silicon level implementations - that can be useful for cryptographic devices. The paper begins with recent definition of cryptanalysis that include SCA vulnerability, historical outline, side channels, subjects of attacks, general classification of attacks and prevention methods as well as norms and standards related to security of cryptographic hardware.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.