PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 28

Liczba wyników na stronie
first rewind previous Strona / 2 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  układy cyfrowe
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 2 next fast forward last
1
Content available Laboratoryjny system cyfrowy programowany przez Ethernet oparty na magistrali SPI
Noga Krystyna Maria, Rabczuk Dorota
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
|
2019
|
Nr 65
111--114
PL
W artykule zaprezentowano cyfrowy system laboratoryjny oparty na magistrali SPI z mikrokontrolerem w roli urządzenia Master oraz różnymi urządzeniami Slave podłączonymi do magistrali (cyfrowy termometr, potencjometr, pamięć EEPROM, układ programowalny CPLD). Założeniem projektu jest stworzenie bazy sprzętowo-programistycznej dla rozwojowego systemu zdalnie sterowanego oraz programowanego przez Ethernet. Użytkownik przez stronę internetową ma możliwość wysłania żądania tcp/http dla urządzeń na magistrali SPI, a w odpowiedzi http otrzymuje informacje o stanie urządzeń. System jest przystosowany do zdalnego ładowania nowych wersji programu do pamięci mikrokontrolera po Ethernecie.
EN
The article presents a laboratory system based on SPI bus with a microcontroller as the Master device and various Slave devices connected to the Master over the SPI bus. The variety of digital devices with SPI interface enables the growth of the project. In the exemplary system several digital devices were used: a thermometer, an EEPROM memory, a potentiometer and a PLD structure. The PLD structure is chosen as Slave device on the bus to take advantage of its typical functionality: ability to perform fast arithmetical calculations. In order to inform of an alarm state the CPLD structure must use an external interrupt line to the microcontroller because Slave device cannot start a communication session over SPI bus. The microcontroller is chosen as Master device because it possesses various external interfaces especially Ethernet interface. The aim of the project is creating a remotely controlled system programmed over the Ethernet which can expand through connecting additional devices on the SPI bus and writing libraries for them. The Ethernet interface is used to load the microcontroller program over the Ethernet which gives the student the ability to remotely load and test the microcontroller software.
2
Content available remote Active teaching and learning as a remedy for engineering education problems
Dębiec Piotr
Przegląd Elektrotechniczny
|
2019
|
R. 95, nr 11
1--4
EN
On examples of teaching introductory courses on digital design, the article summarizes four years of the author’s experience in using active teaching and learning methods in engineering education. The results of a number of pedagogical experiments showed that: 1) active strategies lead to higher attendance in lectures and a noticeable improvement in student performance; 2) reducing course content and slide presentations in favor of more active teaching style is greatly welcomed by students and has positive influence on learning outcomes; 3) “Concept Inventories” standards allow for defining the minimum course content and identifying gaps in conceptual understanding; and 4) a significant improvement of learning outcomes can be obtained using dedicated video mini-lectures available to students online.
PL
Na przykładzie dwóch przedmiotów podstawowych z dziedziny techniki cyfrowej artykuł podsumowuje cztery lata doświadczeń autora oraz stan obecnej wiedzy dotyczącej aktywnych metod nauczania inżynierskiego. Rezultaty przeprowadzonych eksperymentów wykazują, że: 1) strategie aktywne prowadzą do zwiększenia frekwencji wykładowej i polepszenia wyników egzaminacyjnych; 2) rezygnacja z prezentacji slajdów na rzecz form aktywnych spotyka się z bardzo dobrym przyjęciem studentów i wpływa korzystnie na osiągnięcie założonych efektów kształcenia; 3) wykorzystanie istniejących standardów „Concept Inventories” pozwala wykryć luki w zrozumieniu podstawowych koncepcji; 4) znaczną poprawę efektów uczenia się można uzyskać udostępniając studentom dedykowane przedmiotowi krótkie wykłady wideo.
3
Content available remote Zorientowane na studenta nauczanie podstaw techniki cyfrowej
Dębiec P.
Przegląd Elektrotechniczny
|
2018
|
R. 94, nr 9
117--120
PL
W artykule omówiono wyniki eksperymentu dydaktycznego przeprowadzonego w latach 2015/16 – 2017/18 i dotyczącego nauczania podstaw techniki cyfrowej. W ramach eksperymentu znacząco zmieniono sposób prowadzenia wykładów poprzez zastosowanie szeregu nowoczesnych technik nauczania o udokumentowanej efektywności, z których najważniejsze to: 1) stymulowanie pozytywnej relacji student – nauczyciel, 2) wprowadzanie nowych pojęć w sposób indukcyjny, intrygujący i przeczący intuicji, 3) stosowanie formatywnych, anonimowych quizów, 4) stymulowanie nauczania wzajemnego studentów, 5) użycie nowych technologii do zbierania informacji zwrotnej. W rezultacie uzyskano znaczną poprawę frekwencji wykładowej oraz osiągnięć studentów. Przedstawione podejście może być pomocne w nauczaniu innych przedmiotów inżynierskich.
EN
The paper presents results of an educational experiment carried out in the academic years 2015/16 – 2017/18 and concerning teaching an introductory digital design course. In the experiment, a combination of effective research-based student-centered teaching methods were applied in lectures. These included: 1) stimulation of positive student–teacher relationship; 2) introduction of new concepts in inductive, intriguing, and counterintuitive ways; 3) adopting formative, anonymous quizzes; 4) stimulating peer instruction; and 5) use of new technologies to effectively gather student feedback. The new lecturing approach resulted in significant improvement of lecture attendance and student achievements measured by exam grades. The presented approach can benefit other engineering educators in similar courses.
4
Content available remote Porównanie wybranych narzędzi do komputerowej analizy układów cyfrowych
Górecka M., Górecki K.
Przegląd Elektrotechniczny
|
2018
|
R. 94, nr 11
72--75
PL
W pracy przedstawiono dwa wybrane narzędzia do symulacji układów cyfrowych: PSpice A/D oraz Electronics Workbench. Wskazano możliwości obu środowisk symulacyjnych do komputerowej analizy układów cyfrowych. Przedstawiono zalety i wady rozważanych narzędzi. Rozważania teoretyczne zilustrowano wynikami obliczeń wybranego układu kombinacyjnego. Przedyskutowano uzyskane wyniki analiz i formę prezentacji tych wyników w obu środowiskach symulacyjnych oraz przydatność tych środowisk w dydaktyce.
EN
In the paper two selected tools dedicated to the computer simulation of digital circuits: PSpice A/D and Electronics Workbench are presented. Possibilities of both simulation softwares to the computer analysis of digital circuits are shown. Advantages and disadvantages of considered tools are discribed. Theoretical considerations are illustrated with performance of calculations of the selected combinatorial system. Obtained results of analyses and the form of the presentation of these results in both simulatory softwares are shown and usefulness of these softwares in the didactics are discussed.
5
Przetwarzanie systoliczne w strukturach FPGA
Pniewska B., Pniewski R.
Logistyka
|
2015
|
nr 3
3976--3981, CD 1
PL
W artykule przedstawiono sposób sprzętowej realizacji przetwarzania systolicznego w układach FPGA. Pokazano możliwości wykorzystania algorytmów systolicznych w przetwarzaniu obrazów. Opracowany program pozwala na weryfikacje algorytmu i wygenerowanie opisu układu w języku VHDL.
EN
This article shows you how to perform hardware systolic processing in FPGA. Showing the possibilities of using systolic algorithms for image processing. Developed program allows you to generate a verification algorithm and system description language VHDL.
6
Modelowanie logiki rewersyjnej w języku VHDL
Pniewski R.
Logistyka
|
2015
|
nr 3
3982--3987, CD 1
PL
Szybkość systemów cyfrowych (w tym nowoczesnych komputerów) ograniczają zjawiska związane ze stratami energii i wydzielaniem ciepła. Rozwiązaniem alternatywnym jest wykorzystanie logiki rewersyjnej w syntezie systemów cyfrowych. W artykule przedstawiono podstawowe bramki rewersyjne i metody ich modelowania w języku VHDL.
EN
The speed digital systems (including modern computers) limit the phenomena associated with energy losses and heat generation. An alternative is to use a reversible logic synthesis digital systems. The article presents the reversible gates and methods of modeling in VHDL
7
Koncepcja sytemu kontroli niezajętości torów i rozjazdów kolejowych
Dyduch J., Kornaszewski M., Pniewski R.
Logistyka
|
2015
|
nr 3
1167--1175, CD 1
PL
W artykule podjęto problematykę bezpieczeństwa przemieszczania się pociągów po sieci kolejowej z wykorzystaniem nowoczesnych systemów kontroli niezajętości torów i rozjazdów. Obecnie stosowane są rozwiązania techniczne bazujące na obwodach torowych lub licznikach osi (czujnikach koła). Coraz powszechniej w kolejnictwie wykorzystywane są specjalizowane układy cyfrowe. Artykuł zawiera opis próby realizacji cyfrowego układu wstępnego przetwarzania sygnałów czujników koła do układów licznikowych. Docelowo praktyczna realizacja tego układu ma się odbyć w strukturach programowalnych FPGA
EN
The article presents problems of safety of movement of trains on the railway network using modern control systems unoccupied tracks and turnouts . Until now, there are technical solutions based on track circuits or axle counters (wheel sensors). The article contains a description of the trial implementation of the pre-digital signal processing wheel sensor for axle counters systems. Ultimately, the practical implementation of this system is to be held in programmable FPGA.
8
Content available remote Ewolucyjne projektowanie polimorficznych układów cyfrowych
Słowik A.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 5
248-250
PL
W niniejszej pracy przedstawiono zastosowanie algorytmu ewolucyjnego do projektowania polimorficznych kombinacyjnych układów cyfrowych. Elektronika polimorficzna jest stosunkowo nowym kierunkiem badań w ramach, którego opracowano cyfrowe bramki polimorficzne. Zaletą tych bramek jest to, że pojedyncza bramka polimorficzna może realizować kilka funkcji logicznych. Funkcje te ulegają zmianie w zależności np. od napięcia zasilania układu, dając możliwość niemal natychmiastowej rekonfiguracji układu. Do projektowania typowych kombinacyjnych układów cyfrowych można zastosować jedną z wielu metod (np. Map Karnaugha, Quinea-McCluskeya) lub wykorzystać gotowe oprogramowanie służące do optymalizacji układów cyfrowych (np. SIS, MVSIS, ESPRESSO). Projektowanie cyfrowych układów kombinacyjnych w oparciu o bramki polimorficzne jest utrudnione. Dlatego w niniejszej pracy przedstawiono wykorzystanie algorytmu ewolucyjnego do projektowania polimorficznych układów cyfrowych. W algorytmie zastosowano wielowarstwowe chromosomy, dzięki którym podczas procesu krzyżowania wymianie podlegają całe bramki w układzie bez zmiany ich struktury wejść. W niniejszym artykule, przy użyciu proponowanej metody zaprojektowano kilka polimorficznych układów cyfrowych a uzyskane wyniki porównano z wynikami przedstawionymi w literaturze.
EN
In the paper an application of evolutionary algorithm to design polymorphic combinational digital circuits is presented. Polymorphic electronics is a relatively new research area. In this area polymorphic digital gates have been developed. The main advantage of these gates is that a single polymorphic gate can realize several different logical functions. These functions can be switched depending on the change of the value of the power voltage supply, for example; therefore, we have a possibility of circuit reconfiguration in extremely short time. To design typical combinational digital circuits one of several methods (like Map Karnaugh method, Quine-McCluskey method) or one of software developed and dedicated to optimization of digital circuits (like SIS, MVSIS, ESPRESSO) can be used. However, the design process of polymorphic combinational digital circuits is more complicated. Therefore, in this paper, the application of evolutionary algorithm to design of polymorphic combinational digital circuits is presented. In proposed method, the multi-layer chromosomes are used. Due to these chromosomes during the cross-over operation, the whole gates are replaced by other gates in the circuits without change of their inputs structures. In this paper, several polymorphic digital circuits have been designed using proposed method. The results obtained using presented method are compared with the results taken from literature.
9
Kompensacja wpływu zmian temperatury na czas propagacji cyfrowych podzespołów elektronicznych
Maćkowski M.
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
Vol. 54, nr 6
28-31
PL
Temperaturowa stabilność czasu propagacji elementów elektronicznych wpływa na dokładność precyzyjnych przyrządów pomiarowych, szczególnie wykorzystywanych w metrologii czasu i częstotliwości. Czas propagacji cyfrowych elementów elektronicznych zależy od wielu czynników, takich jak temperatura i napięcie zasilania. Wpływ temperatury i napięcia zasilania na czas propagacji występuje we wszystkich rodzajach układów cyfrowych (m.in. CMOS, HCMOS), w tym w rekonfigurowanych układach cyfrowych. W celu utrzymania stałej wartości czasów propagacji kompensowanych układów, na podstawie przeprowadzonych pomiarów wyprowadzono liniowe równanie kompensacyjne określające wartość napięcia zasilającego w zależności od temperatury. Opracowano i zbadano układ kompensujący, który ponad 10-krotnie zwiększa stabilność czasu propagacji w porównaniu do układu o stałym napięciu zasilającym.
EN
The temperature stability of the propagation time of electronic components influence the accuracy of precision measuring instruments, especially used in the time and frequency metrology. The propagation time of electronic components is dependent on many factors such as operating temperature and supply voltage. Influence of temperature and supply voltage on the propagation time apply to the all digital ICs (for example CMOS, HCMOS) including programmable logic devices. In aim to the propagation time stabilization the compensatory equation was defined after execution of measurements of propagation time of basic logical CMOS gates and CPLD structures dependence from temperature and supply voltage. Have been developed and tested a compensation circuit which increases the propagation time stability more than 10 times in comparison with a circuit with constant power supply.
10
Opis analityczny i symulacja zasady działania układów cyfrowych w programach numerycznych
Frączak P.
Poznan University of Technology Academic Journals. Electrical Engineering
|
2012
|
No. 71
57--63
PL
W pracy przedstawiono analityczny opis układów cyfrowych za pomocą funkcji logicznych. Funkcje logiczne przedstawiono w postaciach kanonicznych, zwanych postaciami normalnymi sumy lub iloczynu [2]. W oparciu o odpowiednie postacie kanoniczne funkcji opracowano stosowne algorytmy tworzenia programów numerycznych, które ujmują zasadę działania i budowę odpowiednich struktur układów cyfrowych. Opracowane algorytmy zaimplementowano w środowisko programu numerycznego Mathcad. Przykładowo, w oparciu o rozpatrywane algorytmy numeryczne napisano program symulacji zasady działania sumatora jednobitowego. Uzyskane wyniki symulacji sumatora jednobitowego zweryfikowano w programie PSpice. Weryfikacja w programie PSpice polegała na stworzeniu schematu zastępczego sumatora jednobitowego i zadeklarowania stosownej analizy. W obu programach numerycznych PSpice i Mathcad uzyskano takie same wyniki.
EN
The paper presents an analytical description of digital circuits using logic functions. Logic functions are presented in canonical forms, called the normal forms of the sum or product. On the basis of the appropriate forms of canonical functions appropriate algorithms to create numerical programs that capture the principle of operation and construction of appropriate structures of digital circuits, were developed. Elaborated algorithms were implemented in an environment of numerical program Mathcad. For example, basing on the considered numerical algorithms, the program to simulate the operating rules of 1-bit adder, was written. The obtained results of simulation the 1-bit adder were verified in PSpice program. The verification in PSpice program was to create a replacement scheme of 1-bit adder and declare the appropriate analysis. In both numerical programs: PSpice and Mathcad, the results obtained were the same.
11
Układy cyfrowe w systemach i sieciach telekomunikacyjnych o wysokiej wiarygodności działania
Kraśniewski A., Łuba T., Zbierzchowski B.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2010
|
nr 4
111-115
PL
Dokonano przeglądu osiągnięć związanych z projektem badawczym Projektowanie układów cyfrowych do zastosowań w systemach i sieciach telekomunikacyjnych o wysokiej wiarygodności działania, realizowanych przy użyciu struktur programowalnych FPGA/CPLD. Przedstawiono wyniki prac w zakresie podstaw teoretycznych konstrukcji algorytmów kryptograficznych oraz implementacji tych algorytmów w strukturach programowalnych. Omówiono nowe metody i narzędzia syntezy układów cyfrowych wykorzystujące specyficzne moduły występujące w złożonych strukturach FPGA/CPLD oraz metody zapewniania samokontroli działania układów realizowanych w złożonych strukturach programowalnych.
EN
Main outcomes of the project Design of FPGA/CPLD-based digital circuits for applications in dependable telecommunication systems and networks are presented. Theoretical results underlying the development of cryptographic algorithms and examples of implementation of such algorithms with programmable devices are discussed. New methods and tools for design of digital circuits that effectively exploit specific architectural features of modern FPGA/CPLD devices and techniques that provide such circuits with self-checking capability are presented.
12
Nowe metody sprzętowo-programowego przetwarzania sygnałów i obrazów dla potrzeb systemów informacyjnych
Łuba T., Rawski M.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2010
|
nr 4
105-110
PL
Dokonano przeglądu osiągnięć związanych z projektem badawczym realizowanym we współpracy z Singapurem. Przedstawiono wyniki prac w zakresie podstaw teoretycznych konstrukcji algorytmów syntezy logicznej oraz implementacji tych algorytmów w strukturach programowalnych. Omówiono sprzętowe systemy DSP realizowane w najnowszych strukturach CPLD/FPGA i optymalizowane narzędziami komputerowego wspomagania projektowania dostosowanymi do specyficznych cech struktur programowalnych.
EN
Main outcomes of the Joint Singapore-Poland Project are presented. Theoretical results underlying the development of logic synthesis algorithms and examples of implementation of such algorithms with programmable devices are discussed. New DSP processing systems based on hardware designed with use of the most recent CPLD/FPGA structures and software designed to efficiently utilize specific features of these programmable structures are presented.
13
Content available remote Wpływ sposobu kodowania chromosomów na zwiększenie efektywności ewolucyjnego projektowania kombinacyjnychukładów cyfrowych
Słowik A.
Przegląd Elektrotechniczny
|
2010
|
R. 86, nr 7
172-174
PL
W niniejszej pracy przedstawiono wpływ sposobu kodowania chromosomów na zwiększenie efektywności ewolucyjnego projektowania kombinacyjnych układów cyfrowych. Przedstawiono porównanie algorytmu MLCEA (kodowanie rozwiązań w formie chromosomu wielowarstwowego) z algorytmem SLCEA (wersja algorytmu MLCEA z kodowaniem rozwiązań w formie chromosomu jednowarstwowego). Porównanie tych dwóch typów reprezentacji rozwiązań przeprowadzono przy użyciu czterech układów testowych wybranych z literatury.
EN
In this paper the influence of chromosomes coding scheme on increase of effectiveness of evolutionary design of combinational digital circuits is presented. The comparison between MLCEA algorithm (coding of solutions in multi-layer chromosome form), and SCLEA algorithm (version of MLCEA algorithm with coding of solutions in single-layer form) is shown. These two kinds of individual representations are compared using four test circuits chosen from literature.
14
Content available remote Implementacja sprzętowa protokołu PS/2 w układzie FPGA XILINX Spartan III XC3S1000
Kozień S., Mysiński W.
Pomiary Automatyka Robotyka
|
2010
|
R. 14, nr 3
81-83
15
Content available remote Zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas testowania układów cyfrowych
Słowik A.
Przegląd Elektrotechniczny
|
2009
|
R. 85, nr 11
153-155
PL
W artykule przedstawiono hybrydową metodę minimalizacji poboru mocy podczas testowania układów cyfrowych. W proponowanym podejściu zastosowano wykorzystanie systemu MINTEST do generowania zbioru wektorów testujących, których kolejność następnie porządkowano przy użyciu algorytmu ewolucyjnego w celu zmniejszenia poboru mocy podczas procesu testowania układu cyfrowego. Przy użyciu proponowanej metody dokonano doboru zbioru wektorów testowych dla przykładowych układów cyfrowych wybranych z literatury. Otrzymane rezultaty porównano z wynikami otrzymanymi przy użyciu innych metod.
EN
In this paper hybrid method of minimization of power consumption during digital circuit testing is presented. In proposed approach system MINTEST is used to generation of set of testing vectors. These vectors are reordered using evolutionary algorithm in order to decrease the power consumption during digital circuit testing. Selection and reordering of testing vectors for exemplary digital circuits chosen from literature are performed using proposed method. Results obtained using proposed approach are compared with results obtained using other methods.
16
Content available remote Hybrydowa metoda ewolucyjnej optymalizacji kombinacyjnych układów cyfrowych
Słowik A.
Przegląd Elektrotechniczny
|
2009
|
R. 85, nr 11
156-159
PL
W artykule przedstawiono hybrydową metodę minimalizacji liczby tranzystorów w kombinacyjnych układach cyfrowych. W proponowanej metodzie połączono system SIS z algorytmem ewolucyjnym. Dzięki temu możliwe jest optymalizowanie układów o większej liczbie wejść niż w przypadku tradycyjnej ewolucyjnej optymalizacji. Proponowaną metodę zastosowano do optymalizacji liczby tranzystorów w wybranych z literatury układach testowych. Otrzymane wyniki porównano z rezultatami otrzymanymi przy użyciu tradycyjnych metod.
EN
In this paper hybrid method of minimization of transistor count in combinational digital circuits is presented. In proposed method, SIS system is combined with evolutionary algorithm. Due to this hybridization, circuits having higher number of inputs can be faster optimized than using standard evolutionary method. Proposed method is used to optimization of transistor count in test circuits chosen from literature. Results obtained using described method are compared with results obtained using standard optimization methods.
17
Content available remote Analiza i synteza specjalizowanych układów modelowania i sterowania ruchem w transporcie
Kawalec P.
Prace Naukowe Politechniki Warszawskiej. Transport
|
2009
|
z. 68
3-149
PL
W pracy przedstawiono nowe podejście do projektowania specjalizowanych układów modelowania i sterowania ruchem w transporcie. Polega ono na zastosowaniu do tego celu języków opisu sprzętu HDL oraz programowalnych struktur logicznych. We wstępie pracy uzasadniono, że powrót do sprzętowej realizacji algorytmów modelowania sterowania pozwoli uzyskać znaczne przyśpieszenie działania układów oraz uzyskać poprawę wskaźników bezpiecznościowych i niezawodnościowych. Uwzględniając zasoby współczesnych struktur programowalnych, możliwa jest realizacja jednoukładowych sterowników lokalnych i obiektowych. Wskazano, że jak dotychczas, nowe metody analizy i syntezy układów cyfrowych nie znalazły swojego odzwierciedlenia w metodyce projektowania układów modelowania i sterowania ruchem w transporcie. W rozdziale 2 przedstawiono metody i narzędzia projektowania specjalizowanych układów cyfrowych. Po dokonaniu przeglądu programowalnych struktur logicznych, wskazano, że realizacja układów specjalizowanych w tych strukturach pozwala na połączenie zalet sprzętowych i programowych metod realizacji algorytmów sterowania i przetwarzania danych. Przedstawiono podstawowe cechy języków opisu sprzętu, wskazując na szczególną˛ przydatność języka VHDL do specyfikacji układów modelowania i sterowania ruchem w transporcie. Ponieważ obecnie brak jest systemu komputerowego projektowania jednego producenta, dokonano przeglądu pakietów wspomagania komputerowego, wybierając te, które, po zintegrowaniu, będą najlepszym systemem projektowania komputerowego. Dokonano przeglądu stanowisk uruchomieniowych dla prototypów układów. W rozdziale 3 przedstawiono metodykę projektowania specjalizowanych układów modelowania i sterowania ruchem w transporcie, obejmującą specyfikację, syntezę, implementację i prototypowanie tworzonych układów. Pokazano, że do specyfikacji takich układów szczególnie przydatne są grafy sterowania, w tym grafy hierarchiczne, natomiast specyfikacje˛ złożonych układów najlepiej przeprowadzać metodą strukturalną w postaci bloków hierarchicznych. Wskazano na konieczność stosowania mechanizmów automatycznej syntezy i implementacji układów specjalizowanych w strukturach FPGA. Przedstawiono proces weryfikacji prototypów układów na stanowiskach uruchomieniowych. Rozdział 4 poświęcony jest sprzętowym generatorom liczb pseudolosowych zbudowanych na LFSR-ach. Przedstawiono podstawowe metody generowania liczb losowych, wskazując na zalety rozwiązań sprzętowych. Wykorzystując generatory zbudowane na dwóch LFSR-ach opracowano i zbudowano szesnastokanałowy generator liczb pseudolosowych w strukturze FPGA. Na podstawie zbudowanego generatora wielokanałowego, opracowano sprzętowe generatory o zadanym rozkładzie. Szczegółowo omówiono generatory o rozkładach wykładniczym i normalnym. W rozdziale 5 przedstawiono układy arytmetyki stochastycznej, tworzące funkcjonalnie pełny zbiór. Szczególną uwagę˛ poświęcono budowie stochastycznych układów dzielących oraz komparatorów stochastycznych. Przedstawiono wyniki weryfikacji działania układów stochastycznych. Rozdział 6 poświęcony jest specjalizowanym układom modelowania i sterowania ruchem drogowym. Na przykładzie reprezentatywnych układów sterowników lokalnych, sterowników obszarowych oraz układów detekcji, klasyfikacji i przetwarzania danych o pojazdach, stosując opracowaną metodykę, pokazano proces projektowania specjalizowanych układów. Zastosowano specyfikację poszczególnych algorytmów z wykorzystaniem edytora grafów przejść automatów skończonych FSM, w postaci grafów hierarchicznych. Natomiast specyfikację całego układu przeprowadzono w edytorze schematów blokowych BDE, w postaci hierarchicznej struktury blokowej. Weryfikację poprawności zbudowanych algorytmów oraz poprawności ich specyfikacji przeprowadzono w postaci symulacji funkcjonalnej oraz symulacji czasowej. Otrzymane wyniki wykorzystania zasobów struktur FPGA oraz parametry czasowe i niezawodnościowe, w pełni potwierdziły celowość realizacji tych układów w postaci specjalizowanej. Dodatkowym argumentem przemawiającym za zastosowaniem opracowanej metodyki projektowania specjalizowanych układów modelowania i sterowania ruchem w transporcie, jest możliwość budowy sprzętowych modeli ruchu sterowanego na skrzyżowaniach, ciągach i obszarach miasta.
EN
The paper presents a new approach to designing of specialised traffic modelling and control systems in transport. It consists in application of hardware description languages HDL and programmable logical structures for the abovementioned purpose. The introduction of the paper substantiates that return to hardware realization of modelling of control algorithms will allow for significant acceleration of system operation, as well as for improvement of safety and reliability coefficients. Taking into consideration the resources of current programmable structures, it is possible to realise single-system local and object controllers. It has been indicated that so far, new methods of analysis and synthesis of digital systems have not been reflected in the methodology of designing of specialised traffic modelling and control systems in transport. Chapter 2 presents methods and tools of designing specialised digital systems. After conducting a review of program¬mable logical structures, it has been indicated that realization of specialised systems in these structures allows to combine hardware merits and program methods of realization of control and processing data algorithms. Basic features of hardware description languages have been presented indicating the significant usefulness of VHDL language for specification of traffic modelling and control systems in transport. Since currently there is a lack of computer design system of a single producer, a review has been conducted of computer support packages choosing only those which after integrating would be the best computer design system. Moreover, a review of start-up stations for system prototypes has been carried out. Chapter 3 presents a methodology of designing of specialised traffic modelling and control systems in transport, including specification, synthesis, implementation and prototyping of the created systems. It has been shown that for specification of such systems, control graphs are particularly useful, including hierarchical graphs, whereas specification of complex systems is best conducted by means of the structural method in the form of hierarchical blocks. The necessity of application of automatic synthesis mechanisms and implementation of specialised systems in FPGA structures has also been indicated. The verification process of prototypes of systems at start-up stations has been presented. Chapter 4 is devoted to hardware generators of pseudorandom numbers built on LFSRs. Basic methods of random numbers generation have been presented indicating the merits of hardware solutions. Making use of generators built on two LFSRs, 16-channel generator of pseudorandom numbers in FPGA structure has been designed and built. On the basis of the multi-channel generator, hardware generators of ordered distribution have been designed. The designed generators of exponential and normal distribution have been presented in detail. Chapter 5 presents the designed systems of stochastic arithmetic creating a functionally complete set. Special attention has been paid to building stochastic dividing sets and stochastic comparators. The results of verification of stochastic systems operation have been presented. Chapter 6 is devoted to specialised traffic modelling and control systems. The process of designing specialised systems has been shown on the example of representative local controller systems, area controllers, and detection, classification and vehicle data processing systems, with the application of the drawn-up methodology. Specification of particular algorithms has been applied with the use of editor of finite state machine FSM transition graphs, in the form of hierarchical graphs, whereas specification of the whole system has been conducted in the editor of block systems BDE, in the form of hierarchical block structure. Verification of the correctness of the algorithms built, as well as of the correctness of their specification, has been conducted both in the form of functional simulation and time simulation. The obtained results of the use of FPGA structure resources as well as time and reliability parameters have fully confirmed the functionality of realization of these systems in the specialised form. Additional argument in favour of the application of the drawn-up methodology of designing specialised traffic modelling and control systems in transport is the possibility of construction of hardware models of controlled traffic at crossroads, traffic routes and city areas.
18
Model sprzętowo-programistycznej platformy do testowania i uruchamiania wirtualnych systemów mikroprocesorowych
Pucher K., Namiota J.
Elektronika : konstrukcje, technologie, zastosowania
|
2009
|
Vol. 50, nr 10
54-57
PL
W artykule przedstawiono model sprzętowo-programistycznej platformy pozwalającej na uruchamianie i testowanie systemów mikroprocesorowych, zaprojektowanych i zaimplementowanych za pomocą języków opisu sprzętu HDL. Zaprezentowana została idea pozwalająca na czytelne przedstawienie problematyki związanej z projektowaniem układów cyfrowych w tym głównie mikroprocesorowych, gdzie zwrócono szczególną uwagę na ukazanie wątków związanych z implementacją rozwiązań architektonicznych komputerów. Artykuł zawiera również odniesienie do fizycznej realizacji zaproponowanego modelu.
EN
This paper presents the model of a combined hardware and software platform that makes it possible to start-up and test microprocessor systems, already designed and implemented with use of Hardware Description Languages (HDL). It describes the idea to present problems associated with designing of digital circuits (in particular micro-porcessor ones) in a clear and comprehensible manner, where speciai attention is paid to presentation of aspects related to implementation of arcitectural solutions attributable to convetional computers. The study also contains references to tangible implementation of the proposed model within real projects.
19
Statyczny pobór mocy w nanometrowych układach scalonych CMOS
Kuźmicz W., Pfitzner A., Piwowarska E., Kasprowicz D.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 9
119-122
PL
Jedną z głównych zalet technologii CMOS w zastosowaniu do wytwarzania cyfrowych układów scalonych był znikomy statyczny pobór mocy. Jednak układy wytwarzane przy zastosowaniu najbardziej zaawansowanych technologii, o długości kanału tranzystora poniżej 100 nm, nie mająjuż tej zalety. Tranzystory o takich długościach kanału przewodzą dość znaczne prądy (zwane prądami upływu) nawet w stanie wyłączenia. Artykuł omawia mechanizmy fizyczne przepływu tych prądów, wskazuje na ich związki z konstrukcją i technologią tranzystorów, a także zwraca uwagę na silny wpływ rozrzutów produkcyjnych na całkowity statyczny pobór prądu przez cyfrowe układy CMOS.
EN
One of the main advantages of digital CMOS circuits used to be negligible static power consumption. However, CMOS circuits manufactured with the most advanced technologies (with channel lengths below 100 nm) have lost this advantage. MOS devices having such gate lengths exhibit significant leakage currents even when turned off. The paper discusses the physical origins of these currents, shows how they depend on the device design and technology, and demonstrates strong dependence of the total static current consumption in digital CMOS circuits on process related variability.
20
Cyfrowe układy scalone o niskich poziomach napięcia zasilającego
Szczęsny J., Kołodziejski J. F.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 10
162-164
PL
Przyczyną opracowywania cyfrowych (logicznych) układów scalonych o niskich poziomach napięć zasilających jest ich postępująca miniaturyzacja oraz potrzeba zmniejszenia poboru mocy, szczególnie ważna w mobilnych urządzeniach elektronicznych zasilanych bateryjnie. W pracy omówiono propozycje standardyzacji parametrów takich układów logicznych (łącznie z przerzutnikiem Schmitta) o napięciu zasilania w zakresie od 3,3 do 1 V. Prace są prowadzone w Podkomitecie Technicznym 47A IEC. Zwrócono uwagę na konieczność translacji poziomów logicznych przy współpracy układów o różnych napięciach zasilania oraz na trudności przy budowie zasilaczy na najniższe napięcia zasilania.
EN
Design of low-voltage digital (logic) ICs results from gradual miniaturization of these circuits as well as from the need of lowering the consumed power. This is especially important in the case of battery powered mobile equipment. In the work standardization proposals are described, regarding the electrical parameters of low-power digital ICs (including Schmitt trigger) with supply voltage in the range of 3.3 to 1.0 V. Relevant works are conducted at Subcommittee 47A of IEC. Attention was turn to the need of logic levels translation in the case of collaboration of digital circuits with various supply voltages and to some difficulties related to the design of low-voltage suppliers.
first rewind previous Strona / 2 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.