Wyniki wyszukiwania - BazTech

Ograniczanie wyników

1 Tomczak T.

1 2006

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: układy arytmetyki resztowej

Sortuj według:

Ogranicz wyniki do:

Układy arytmetyki resztowej w matrycach FPGA

Tomczak T.

Pomiary Automatyka Kontrola

2006

R. 52, nr 7 bis

92--94

Przedmiotem pracy jest propozycja struktury oraz wyniki implementacji potokowych jednostek arytmetycznych realizujących funkcję mnożenia akumulacyjnego (MAC) przy wykorzystaniu arytmetyki resztowej. Przedstawione układy są konstruowane z użyciem obecnych w matrycach FPGA rodziny Spartan 2 firmy Xilinx dedykowanych kanałów szybkiej propagacji przeniesień oraz bramek umożliwiających efektywną implementację matryc mnożących. Dla zakresu dynamicznego 54 bitów zaproponowane rozwiązania charakteryzują się zwiększoną o ponad 20% częstotliwością taktowania przy podobnym obszarze w stosunku do układów opartych o klasyczną arytmetykę uzupełnieniową. Zaprezentowane rozwiązania mogą znaleźć zastosowanie w wielu aplikacjach z zakresu telekomunikacji, cyfrowej obróbki sygnałów, kryptografii oraz systemów tolerujących uszkodzenia.

In this work there is presented a proposition of structure and implementation results for pipelined multiply-accumulate (MAC) residue arithmetic units. The proposed circuits are built with the use of dedicated high-speed arithmetic logic present in Xilinx Spartan 2 FPGA matrices. Compared to classical U2 implementation the residue solution works with frequency about 20% higher for systems with 54 bits dynamic range. In both cases the area requirements are similar. The presented units can be applied in telecommunication, DSP, cryptography and fault-tolerant systems.