PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 27

Liczba wyników na stronie
first rewind previous Strona / 2 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  układy analogowe
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 2 next fast forward last
1
Content available remote Some aspects of fault diagnosis of linear analog circuits using sensitivity analysis
Sidyk Piotr
Przegląd Elektrotechniczny
|
2019
|
R. 95, nr 10
204--207
EN
The article presents an overview of methods for formulating diagnostic equations in linear analog circuits. In the case of dynamic circuits, the creation of a diagnostic equation based on the description of systems in the time domain and frequency domain is discussed. A unified and systematized description of different classes of linear circuits leads to the general test equation and allows for the use of the general procedure for solving it. The proposed methodology allows locating and identifying single and multiple parametric faults. For illustraton of the method the diagnosis of a linear electronic circuit is discussed.
PL
W artykule przedstawiono przegląd metod formułowania równań diagnostycznych w liniowych układach analogowych. W przypadku obwodów dynamicznych omówiono tworzenie równania diagnostycznego na podstawie opisu układów w dziedzinie czasu i częstotliwości. Ujednolicony i usystematyzowany opis różnych klas obwodów liniowych prowadzi do ogólnego równania diagnostycznego oraz pozwala na zastosowanie ogólnej procedury jego rozwiązywania. Zaproponowana metodologia umożliwia lokalizację i identyfikację pojedynczych oraz wielokrotnych uszkodzeń parametrycznych. Działanie metody zilustrowano na przykładowym układzie elektronicznym.
2
Content available VHDL-AMS Models for Current Conveyor Based Monolithic Operational Amplifiers
Pandiev Ivailo M.
International Journal of Microelectronics and Computer Science
|
2018
|
Vol. 9, nr 1
34--46
EN
This paper focuses on analysis and behavioral modeling of second generation positive and negative current conveyors (CCII+s, CCII‒s), as well current-controlled current conveyors (CCCIIs). On the basis of the proposed CCII+ model improved behavioral models for three-terminal and four-termi-nal monolithic CFOAs are created. The models are developed by using VHDL analog and mixed-signal (VHDL-AMS) language and the descriptions are adapted to the SystemVision (version 5.5) simulation program, which is a part of the Mentor Graphics system. The proposed models simulate static and dynamic para-meters for differential and common-mode input signals at room temperature, including the parameters input offsets, accurate input impedances, non-dominant poles at differential input signals, AC common-mode rejection, PSRR effects, output impe-dances, slew rate limiting and terminal voltage/current operating ranges. The modeling parameters are extracted for commercially available four-terminal CFOA AD844A and CCCII OPA860 by analyzing semiconductor data books or through characterization measurements. For the validation process simulation and experi-mental results for sample electronic circuits are given.
3
Content available remote Optymalizacja banków filtrów z przełączanymi prądami dla technologii CMOS w nano-skali
Naumowicz M., Handkiewicz A., Szczęsny Sz.
Przegląd Elektrotechniczny
|
2016
|
R. 92, nr 9
81--83
PL
W artykule omówiono problem projektowania i optymalizowania układów analogowych pracujących w trybie przełączanych prądów. Technologia CMOS z tranzystorami o rozmiarach kanałów mniejszych niż kilka dziesiątek nm. jest wzięta pod uwagę. Zaprezentowano metodę optymalizacji charakterystyki częstotliwościowej z uwzględnieniem eliminacji zjawiska offsetu w odpowiedzi czasowej analogowych układów scalonych. Procedura projektowania bazuje na algorytmie Hooke'a-Jeeves'a zmodyfikowanym pod kątem optymalizacji dyskretnej. Wyniki przedstawiono dla pary filtrów piątego rzędu pracującej w trybie przełączanych prądów. Otrzymane rezultaty niemal całkowicie pokrywają się z charakterystykami idealnymi, świadcząc o skuteczności zaproponowanej metody optymalizacji.
EN
In the paper the problem of design and optimization of analog circuits, operating in switched current mode, is described. The CMOS technology with transistors of channel dimensions smaller than several tens of nm is taking into account. A method to optimize the frequency response with regard to the offset elimination in the time response of analog integrated circuits is presented. The procedure is based on the Hooke- Jeeves algorithm modified for discrete optimization. The results are shown for a fifth-order filter pair operating in the switched current mode. The results almost completely coincide with the ideal frequency response, demonstrating the effectiveness of the proposed optimization methods.
4
Content available remote A testing method of analog parts of mixed-signal electronic systems equipped with the IEEE1149.1 test bus
Czaja Z., Bartosiński B.
Przegląd Elektrotechniczny
|
2016
|
R. 92, nr 11
23--26
EN
A new solution of the JTAG BIST for testing analog circuits in mixed-signal electronic microsystems controlled by microcontrollers and equipped with the IEEE1149.1 bus is presented. It is based on a new fault diagnosis method in which an analog circuit is stimulated by a buffered signal from the TMS line, and the time response of the circuit to this signal is sampled by the ADC equipped with the JTAG. The method can be used for fault detection and single soft fault localization in an analog tested circuit (A testing method of analog parts of mixed-signal electronic systems equipped with the IEEE1149.1 test bus).
PL
Przedstawiono nowe rozwiązanie testera JTAG BIST przeznaczonego do testowania torów analogowych w mieszanych sygnałowo mikrosystemach elektronicznych sterowanych mikrokontrolerami i wyposażonych w magistralę testującą IEEE1149.1 (JTAG). Bazuje ona na nowej metodzie diagnostycznej, w której tor analogowy pobudzany jest buforowanym sygnałem z linii TMS, a odpowiedź czasowa tego toru na ten sygnał jest próbkowana przez przetwornik A/C wyposażony w interfejs JTAG. Metoda ta pozwala na detekcję i lokalizację pojedynczych uszkodzeń parametrycznych w analogowym układzie badanym.
5
Content available remote Optimization of the test conditions for fault detection in nonlinear analog circuits using supply current
Kuczyński A., Ossowski M.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 2a
267--269
EN
In this paper, selection of the optimum test conditions for catastrophic fault diagnosis of analog circuits containing MOS transistors is presented. The method of fault detection applies power supply current waveform IDD as an indicator of a device feature. The stimulate signal parameters and values of additional components are changed in optimization process to extend variation between the test signals for considered faults. An illustrative numerical example is presented.
PL
W pracy przedstawiono dobór warunków testu w metodzie wykrywania i lokalizacji uszkodzeń katastroficznych w układach analogowych zawierających tranzystory MOS. W zastosowanym algorytmie detekcji uszkodzeń informacje o właściwościach układu są zakodowane w przebiegu prądu źródła, zasilającego obwód w stanie nieustalonym. Parametry sygnału pobudzającego i wartości dodatkowych elementów są modyfikowane w procesie optymalizacyjnym tak, by powiększyc różnice między sygnałami testowymi odpowiadającymi rozważanym uszkodzeniom. Działanie algorytmu zilustrowano na praktycznym przykładzie.
6
Test points selection algorithms improving efficiency of analog circuit fault diagnosis
Ossowski M., Korzybski M.
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
Vol. 54, nr 2
13-17
EN
The following paper considers two different methods of improving the ranking list algorithm for catastrophic faults localization methods. The first one is based on the simulated annealing and genetic algorithm approach. It enables us to search in very large set of possible testing points. The second one is established on the invented fitness function closely related to the structure of modified gray relational analysis (GRA) algorithm. Both methods make it possible to investigate circuits with parameter's tolerances included. Improving any other fault detection algorithms is an alternative possible use of the presented GRA based optimization technique for finding the set of analyzed circuit test points.
PL
W artykule opisano i porównano dwie metody poprawy skuteczności prostego rankingowego algorytmu detekcji uszkodzeń katastroficznych wykorzystującego koncepcje teorii systemów szarych (GRA). Pierwsza z nich opiera się na koncepcji symulowanego wyżarzania, druga natomiast wykorzystuje pewne właściwości zmodyfikowanego rankingowego algorytmu detekcji uszkodzeń do optymalizacji zbioru punktów testowych. Oba podejścia zapewniają uwzględnianie tolerancji elementów w procesie diagnostycznym. Zaproponowana filtracyjna technika bazująca na właściwościach proponowanego klasyfikatora GRA umożliwia ponadto prostą i efektywną selekcję punktów testowych dla dowolnej innej metody wykrywania uszkodzeń.
7
Multilevel hierarchical always cancellation-free symbolic analysis method for large electric networks
Lasota S.
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
Vol. 54, nr 2
51-57
EN
The paper presents an algorithm of the exact symbolic network function analysis that deals with circuits with any size. The only condition is to decompose the whole circuit into smaller sub-circuits. The decomposition can be the multi-level hierarchical one. What is more, the calculation for each level can be done only once and the partial results can be reused any time. A higher level subcircuit does not need too much information about a lower one. The method can be easily implemented in multiprocessor or distributed systems. Although multilevel and compressed structure, symbolical value remains cancellation-free and any path from the root to the terminal vertex represent a single term. Thus, a large-scale and small-scale sensitivities calculation and elimination of less significant terms become simply and natural. To get the s-Expanded form, the fast algorithm based on sparse polynomial multiplication methods can be applied.
PL
Artykuł przedstawia algorytm dokładnej symbolicznej analizy funkcji układowych, który radzi sobie w zasadzie z obwodami dowolnego rozmiaru. Jedynym warunkiem jest dekompozycja obwodu na mniejsze podobwody. Dekompozycja jest hierarchiczna wielopoziomowa. Co więcej, obliczenia dla każdego poziomu można wykonać tylko raz, i częściowe wyniki mogą być ponownie wykorzystane w dowolnym momencie. Poziom wyższy w hierarchii nie potrzebuje zbyt wiele informacji o poziomie niższym. Metodę w łatwy sposób można zaimplementować w systemach wieloprocesorowych i rozproszonych. Mimo wielopoziomowej i skompresowanej postaci wyniki symboliczne zawsze pozostają wolne od skróceń, a dowolna ścieżka od korzenia do węzła końcowego reprezentuje pojedynczy składnik sumy. Z tego to powodu wyznaczenie wrażliwości mało- i wielkoskalowych oraz eliminacja mniej znaczących składników staje się prosta i naturalna. Aby uzyskać wyniki w postaci ilorazu wielomianów od s mogą być zastosowane szybkie algorytmu mnożenia wielomianów rzadkich.
8
Active linearization and stabilization of the power tubes in Audio Power Amplifier
Kristof A.
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
Vol. 54, nr 10
55-57
PL
W tym artykule proponowany jest pomysł modyfikacji układu tradycyjnego, lampowego wzmacniacza mocy do zastosowań elektroakustycznych. Celem tej modyfikacji jest stabilizacja punktu pracy każdej z lamp mocy, i uwolnienie się w ten sposób od skutków starzenia się lamp. Celem tej modyfikacji jest również poprawa liniowości funkcji przetwarzania każdej z tych lamp, i w efekcie uzyskanie mniejszego poziomu zniekształceń nieliniowych. Najpierw sam pomysł jest ujawniony i wyjaśnione są teoretyczne podstawy jego działania. Następnie przedstawione jest przykładowe rozwiązanie, w którym tradycyjny układ lampowego, elektroakustycznego wzmacniacza mocy zostaje zmodyfikowany zgodnie z proponowanym pomysłem. Opisane są również istotniejsze wyniki pomiarów i eksperymentów, które w praktyczny sposób weryfikują ten pomysł.
EN
In this paper a modification of the circuit of traditional tube audio power amplifier is proposed. The aim of this modification is to ensure that the operating point of each of the power tubes is more stable over time, and thus, to get rid of the problem of tube aging. Another aim is to improve the linearity of the transfer function of each of the tubes, and thus, to achieve lower level of harmonic distortion. First, this idea is revealed and the theoretical backgrounds of it are explained. Then, an example solution is presented, where a traditional tube audio amplifier circuit is modified according to the proposed idea. Also, some experimental results are described, which are essential for practical verification of this idea.
9
Content available remote Układ polaryzacji tranzystorowego wzmacniacza przeciwsobnego umożliwiający pracę w klasie (A)B
Kristof A.
Przegląd Elektrotechniczny
|
2012
|
R. 88, nr 11b
40-43
PL
W artykule zaproponowano sposób oraz układ polaryzacji tranzystorów bipolarnych (BJT) pracujących w konfiguracji wzmacniacza przeciwsobnego, dzięki którym możliwa jest praca takiego wzmacniacza w klasie B lub AB. Opisano również wyniki przeprowadzonych wstępnych badań eksperymentalnych i omówiono ważniejsze aspekty praktycznej implementacji zaproponowanego rozwiązania.
EN
In this paper a method and an appropriate circuit of biasing the bipolar transistors (BJT) configured as the push-pull amplifier are proposed, which enable such an amplifier to operate in class B or in class AB. The results of early experimental work are also described, and some essential aspects of practical implementation are briefly discussed.
10
Content available remote Tranzystorowy przeciwsobny wzmacniacz mocy z nietypowym układem polaryzacji
Kristof A.
Przegląd Elektrotechniczny
|
2012
|
R. 88, nr 11b
44-47
PL
W artykule opisano układ tranzystorowego przeciwsobnego wzmacniacza mocy wykorzystującego nietypowy sposób polaryzacji tranzystorów mocy, umożliwiający pracę tego wzmacniacza w klasie B lub AB. Proponowany sposób polaryzacji polega na prądowym sterowaniu tranzystorami mocy, dlatego nadaje się szczególnie dobrze do współpracy z tranzystorami bipolarnymi (BJT). Przedstawiony układ stopnia mocy może stanowić równoprawną alternatywę dla tradycyjnych rozwiązań opartych o układ komplementarnego wtórnika emiterowego. W pracy wyjaśniono zasadę działania układu oraz przytoczono istotne wyniki przeprowadzonych badań eksperymentalnych (pomiarów), które potwierdzają zarówno możliwość jak i celowość konstruowania wzmacniaczy w oparciu o ten nietypowy i wymykający się tradycji paradygmat.
EN
This paper describes a circuit of the transistor push-pull power amplifier, which utilizes an atypical method of biasing the power transistorstowards the class B or class AB mode of operation. The proposed method of biasing is based on the current drive of the power transistors, and thus it is especially well suited for Bipolar Junction Transistors. The proposed circuit of power stage may be considered as an equivalent alternative to the traditional Complementary Emitter Follower based solutions. The principles of operation of this circuit are explained in this paper, and also the essential results of experimental work (measurements) are shown, which confirm the possibility and desirability of the construction of amplifiersaccording to this atypical and slipping out of the tradition paradigm.
11
Content available remote Wykorzystanie klasyfikatora z dwucentrowymi funkcjami bazowymi do diagnostyki uszkodzeń części analogowych elektronicznych systemów wbudowanych
Czaja Z., Kowalewski M., Zielonko R.
Przegląd Elektrotechniczny
|
2011
|
R. 87, nr 10
184-187
PL
Przedmiotem artykułu jest zastosowanie klasyfikatora z dwucentrowymi funkcjami bazowymi do detekcji i lokalizacji uszkodzeń w elektronicznych systemach wbudowanych sterowanych mikrokontrolerami. Przedstawiono szczegóły procedury pomiarowej oraz diagnostycznej z wykorzystaniem klasyfikatora DB zaimplementowanego w postaci algorytmicznej w kodzie programu mikrokontrolera. Omówiono konstrukcję klasyfikatora DB oraz metodę wyznaczania jego parametrów na przykładzie filtru dolnoprzepustowego 3-go rzędu.
EN
The aim of the paper is usage of the classifier with Two-Center Basis Functions for detection and localization of faults in electronic embedded systems controlled with microcontrollers. Details of measurement and diagnosis procedures with use of the TCB classifier implemented in the microcontroller’s program code were presented. Construction and a method of obtaining of parameters the TCB classifier on the exemplary 3th order filter were presented.
12
Content available remote Parametric fault detection in analog circuits containing MOS transistors
Kuczyński A.
Przegląd Elektrotechniczny
|
2011
|
R. 87, nr 5
84-87
PL
W pracy przedstawiono metodę wykrywania uszkodzeń parametrycznych w układach analogowych zawierających tranzystory MOS. W zastosowanym algorytmie informacje o właściwościach układu są zakodowane w przebiegu prądu źródła, zasilającego obwód w stanie nieustalonym. Sygnał testowy jest filtrowany, by uwypuklić właściwości układu. Aby zachować istotę informacji o układzie, jako wektory uczące sieć neuronową zastosowano współczynniki wielomianów aproksymujących wybrany składnik sygnału testowego. Działanie algorytmu zilustrowano na praktycznym przykładzie.
EN
In this paper, algorithm for parametric fault diagnosis of nonlinear, analog circuits containing MOS is presented. This method applies power supply current waveform IDD as an indicator of a device feature. Test signal is filtered using a discrete wavelet transform filter bank to obtain signal sensitive to changes of device parameters. Coefficients of the polynomial approximating the component are calculated and used to formulate a learning vector of a feedforward neural network. Thus, it is possible to achieve data compression without the considerable loss of information about the tested device. An illustrative numerical example is presented.
13
Content available remote Implementacja metody diagnostycznej opartej na wielokrotnym próbkowaniu odpowiedzi czasowej w mieszanym sygnałowo mikrosystemie elektronicznym
Czaja Z.
Przegląd Elektrotechniczny
|
2011
|
R. 87, nr 9a
33-36
PL
Przedstawiono nową metodę samo-testowania toru analogowego zakończonego przetwornikiem A/C w mieszanych sygnałowo mikrosystemach elektronicznych sterowanych mikrokontrolerami. Bazuje ona na nowej metodzie diagnostycznej opartej na przekształceniu transformującym próbki odpowiedzi czasowej badanej części analogowej na pobudzenie impulsem prostokątnym na krzywe identyfikacyjne w przestrzeni pomiarowej. Metoda ta pozwala na detekcję i lokalizację pojedynczych uszkodzeń parametrycznych w układach analogowych.
EN
A new self-testing method of analog parts terminated by ADCs in mixed-signal electronic microsystems controlled by microcontrollers is presented. It bases on a new fault diagnosis method basing on transformation of voltage samples of the time response of a tested part on a square impulse into identification curves placed in a measurement space. The method can be used for fault detection and single soft fault localization.
14
Content available remote Generacja layoutu filtrów SI w strategii wierszowej
Handkiewicz A., Szczęsny Sz., Naumowicz M., Melosik M., Katarzyński P.
Przegląd Elektrotechniczny
|
2011
|
R. 87, nr 10
80-83
PL
Artykuł przedstawia metodę automatyzacji projektowania layoutu filtrów SI w strategii wierszowej z wykorzystaniem języka AMPLE. W pracy opisano narzędzia, które w krótkim czasie pozwalają niezależnie od technologii uzyskać layout układu złożonego z integratorow i zwierciadeł prądowych. Zaproponowane zostaje podejście pozwalające redukować pobieraną przez układ moc i zajętość powierzchni chipu lub zwiększyć szybkość działania. Skuteczność metody zobrazowana jest na przykładzie pary filtrów SI zaprojektowanej w technologii TSMC 0,18�μm.
EN
The article introduces a method of design automation of an SI filter layout using the row strategy with the help of the AMPLE language. The work describes tools which, in short time and independently on the used technology, allow to obtain a layout of a circuit composed of integrators and current mirrors. The presented approach allows to minimise the power consumption, to reduce the chip area or to enhance the speed of the circuit. The efficiency of the method is illustrated with an SI filter pair example, designed in the TSMC 0,18μm technology.
15
Content available Calculation of first-, second-order and multiparameter symbolic sensitivity of active circuits by using nullor model and modified coates flow graph
Asenova I. N.
International Journal of Microelectronics and Computer Science
|
2011
|
Vol. 2, nr 4
129-135
EN
A new method of first-, second-order and multiparameter symbolic sensitivity determination based on the nullor model of active devices and modified Coates flow graph is presented. Rules for a symbolic reduction of nullor circuit complexity are described. An algorithm performs symbolic sensitivity analysis with respect to various circuit parameters appeared not only at one location in the modified Coates flow graph. Advantages of the method suggested are that, the matrix inversion is not required and the main drawback of some methods based on the adjoint graph, i.e. the necessity to analyze the corresponding graph twice, is avoided. Illustrative examples on symbolic sensitivity analysis are given.
16
An analogue electronic circuits specification driven testing with the use of time domain response's features
Jantos P., Golonek T., Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 12
65-68
EN
This paper presents a deterministic method of analogue electronic circuits' specification driven testing. This method is based on an analysis of a circuit-under-test time-domain response's to a pulse excitation. We are extracting the response's and its first order derivative minima and maxima locations. Then, the tested circuit's specifications are mapped into response's features planes. At the test stage, extracted reaponse's features are used to predict specifications values. The decision about the test result (GO/NO-GO) is made with a simple deterministic inference system. Our testing method has been verified with a use of an exemplary circuit, a low-pass filter.
PL
W artykule przedstawiono deterministyczną metodę testowania analogowych układów elektronicznych. Metoda ta bazuje na wykorzystaniu cech odpowiedzi testowanego układu na wymuszenie w dziedzinie czasu. W zapisie odpowiedzi znajdowane są kolejne ekstrema. Specyfikacje układu testowanego są aproksymowane w przestrzenie zdefiniowanej czasem wystąpienia oraz wartością kolejnych cech odpowiedzi. Prosty, deterministyczny system ekspercki pozwala na stwierdzenie, czy testowany układ spełnia założenia specyfikacji. Prezentowana metoda testowania została zweryfikowana z wykorzystaniem przykładu obliczeniowego - filtru dolnoprzepustowego.
17
Poprawa skuteczności algorytmów detekcji i lokalizacji uszkodzeń nieliniowych układów analogowych za pomocą selekcji cech
Ossowski M.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
Vol. 51, nr 12
36-39
PL
W pracy opisano strategie wydobywania i selekcji cech uszkodzeń analogowych układów nieliniowych pozwalających na optymalizację procesów diagnostycznych. Omówiono algorytmy służące do wyboru minimalnego zbioru atrybutów zapewniającego skuteczną diagnostykę założonych pojedynczych uszkodzeń katastroficznych i parametrycznych obwodów tranzystorowych przy ograniczonym dostępie do punktów wewnętrznych obwodu. Założono dostępność prądów w zasilania źrodeł oraz prądów i napięć wejściowych a ekstrakcji cech uszkodzeń dokonywano na podstawie analizy dynamicznej i stałoprądowej analogowych układów nieliniowych bez nie stosowania skomplikowanych narzędzi obróbki sygnałów.
EN
The strategy of feature extraction and selection enabling to improve efficiency of fault detection methods for analog nonlinear circuits is presented in the paper. Simple algorithm for data selection, ensuring the proper diagnosis of faulty circuits having single catastrophic and parameter faults is proposed and tested. All the investigations were performed using transient responses and DC measurements, for limited number of testing points, under assumption, that complex signal processing tools are not available.
18
Metody symulacji i diagnostyki analogowych układów elektronicznych
Hałgas S.
Zeszyty Naukowe. Rozprawy Naukowe / Politechnika Łódzka
|
2009
|
Z. 379
3-145
PL
W niniejszej monografii rozpatrzono dwa istotne zagadnienia z zakresu testowania analogowych układów elektronicznych. Przedstawiono trzy nowe metody analizy różnych klas układów nieliniowych, które mogą być wykorzystane w procedurach wspomagających proces diagnostyczny oraz zaproponowano dwie oryginalne metody lokalizacji i identyfikacji wielokrotnych uszkodzeń parametrycznych. W rozdziale pierwszym omówiono aktualny stan wiedzy z zakresu szeroko pojętej diagnostyki układów analogowych, wskazano na najważniejsze nurty badawcze oraz istniejące problemy. W rozdziale drugim, po krótkim wprowadzeniu do zagadnienia szybkiej symulacji obwodów mających zastosowanie w testowaniu, omówiono trzy oryginalne metody w tym zakresie. Pierwsza z nich pozwala w sposób bardzo efektywny wyznaczać rozwiązania stałoprądowe w nieliniowych układach z tranzystorami bipolarnymi w oparciu o idee homotopii oraz algorytm Newtona-Raphsona. Diody występujące w układzie opisano stosując aproksymacje Padego funkcji wykładniczej, wprowadzając jednocześnie do powstałych zależności dyskretny parametr homotopijny. Druga z metod wykorzystuje symulator analizy dynamicznej programu SPICE do wyznaczania charakterystyk parametrycznych w układach stałoprądowych i stanowi alternatywę dla stosowanej standardowo w tym celu analizy DC Sweep programu SPICE, gdzie charakterystyki takie mogą być wyznaczane, ale ze stałym krokiem zmiany wartości rozważanego parametru. Zastosowanie procedur zaimplementowanych w analizie czasowej pozwala obliczać charakterystyki parametryczne ze zmienną długością kroku, co jest znacznie bardziej efektywne i niezawodne. Ostatnia z przedstawionych metod symulacji dotyczy skutecznego przeprowadzania analizy numerycznej w dziedzinie czasu. W tym celu zaproponowano rodzinę liniowych metod dwukrokowych będących kombinacją liniową powszechnie wykorzystywanych w analizie czasowej układów analogowych algorytmów Adamsa-Moultona II rzędu i Geara II rzędu oraz pokazano, że taka kombinacja pozwala zredukować lub uniknąć wad każdej z metod stosowanej oddzielnie. Rozdział trzeci poświęcono zagadnieniom lokalizacji i identyfikacji wielokrotnych uszkodzeń parametrycznych. W pierwszej jego części przedstawiono główne nurty światowych badań w zakresie diagnostyki pojedynczych i wielokrotnych uszkodzeń parametrycznych. Następnie omówiono dwie oryginalne metody diagnostyczne. Pierwsza z nich należy do grupy metod weryfikacyjnych i umożliwia realizację procesu diagnostycznego w liniowych układach stałoprądowych i zmiennoprądowych. Uszkodzenia mogą być też wykrywane, w aspekcie analizy małosygnałowej, w układach nieliniowych, przy założeniu, że przyrządy półprzewodnikowe oraz elementy określające ich punkt pracy są nieuszkodzone lub rzeczywiste wartości parametrów tych elementów zostały wyznaczone przy wykorzystaniu innych metod. W ostatniej części tego rozdziału zaproponowano metodę słownikową pozwalającą identyfikować uszkodzenia parametryczne w układach nieliniowych. Do budowy słownika wykorzystano uogólnioną aproksymacje odcinkowo-liniową charakterystyk parametrycznych otrzymanych na drodze analizy stałoprądowej lub czasowej. Wszystkie zaprezentowane metody zaimplementowano i przetestowano na zbiorze układów elektronicznych zawierających wzmacniacze operacyjne i tranzystory bipolarne. Niektóre z omawianych w pracy metod mogą być też stosowane dla układów z tranzystorami polowymi. Wyniki eksperymentów numerycznych potwierdziły skuteczność rozważanych metod i algorytmów oraz pokazały, że prowadzą one do usprawnienia procesu testowania układów analogowych.
EN
The fundamental problems of testing of analogue electronic circuits are considered in this work. Three methods for the analysis of different classes of nonlinear circuits, which improve the fault diagnosis, are discussed. Two other methods for fault location and identification of multiple soft faults are presented. In the first chapter the state of the art in analogue fault diagnosis is presented, the general problems of automatic testing and the main research areas are indicated. In the second chapter, after the short introduction to the problem of fast fault circuit simulation, three methods in this field are developed. The first method enables us to find efficiently the DC solutions of nonlinear circuits including bipolar transistors. It is based on the homotopy idea and the Newton-Raphson method. All the diodes are described using the Fade approximation formula and the homotopy parameter is introduced inside this formula. The second method uses the transient analysis of SPICE to trace parametric characteristics in DC circuits. It is an alternative approach to the DC Sweep analysis of SPICE, which is able to compute these characteristics, but it uses an inefficient brute-force method with a fixed size of step. The transient analysis employs refined methods, computation techniques and controlling mechanisms, making possible automatic choice and changing the step size during the computation process, so the approach is reliable and more efficient. The last method deals with the transient analysis of nonlinear dynamic circuits by means of numerical integration methods. A new family of two-step second order numerical integration algorithms is developed being a linear combination of the trapezoidal rule and the second-order backward differentiation formula. The proposed method reduces or overcomes the main drawback of the mentioned methods acting alone. The third chapter is devoted to the problem of the location and identification of multiple parametric faults. In the first part the main techniques in the area of the single and multiple soft fault diagnosis are presented. Next two new methods for multiple soft faults are considered. The first one belongs to the verification methods and enables us to identify faults in analogue AC or DC circuits. Although it pertains to linear circuits, some aspects of multiple fault diagnosis of nonlinear circuits can be also performed using the small signal approach. In the next part of the chapter the fault dictionary method is presented. It enables us to identify multiple faults in nonlinear circuits. The dictionary is generated on the basis of the families of parametric characteristics (in DC or time domain), which are described by means of section-wise piecewise-linear functions. All the presented methods have been implemented and tested using several representative examples of practical electronic circuits including operational amplifiers and bipolar transistors. The results of numerical examples show, that they are efficient and improve the testing of analogue circuits.
19
Content available remote Przeciwsobny wzmacniacz mocy klasy AB z wyjściem prądowym
Kristof A.
Przegląd Elektrotechniczny
|
2009
|
R. 85, nr 11
181-184
PL
W artykule przedstawiono opis struktury układowej i zasady działania przeciwsobnego wzmacniacza mocy z wyjściem prądowym. Wzmacniacz zbudowany jest z elementów dyskretnych. Zastosowano w nim aktywną linearyzację tranzystorów mocy w stopniu końcowym. Artykuł zawiera także wskazówki dotyczące praktycznej implementacji tego rozwiązania. Przedstawione zostały również wyniki pomiarów, które ujawniają rzeczywistą liniowość prototypowego wzmacniacza podczas pracy bez globalnej pętli sprzężenia zwrotnego.
EN
In this paper a current-output push-pull power amplifier have been described, including its circuit structure and principles of operation. The amplifier is composed of discrete components. Active linearization technique is applied to its output-stage power transistors. Some hints are also given which relate to practical implementation of this solution. Finally, measurement results are presented which reveal true linearity of the author prototype amplifier during operation without the global feedback loop.
20
Content available remote Ewolucyjna metoda identyfikacji diagnostycznego stanu liniowego układu analogowego
Golonek T., Grzechca D., Rutkowski J.
Przegląd Elektrotechniczny
|
2009
|
R. 85, nr 11
135-138
PL
W artykule zaprezentowano ewolucyjną metodę identyfikacji stanu liniowego układu analogowego. Detekcja stanu dokonywana jest na podstawie analizy odpowiedzi czasowej. System ewolucyjny wykorzystuje ewolucję różnicową do poszukiwania optymalnego rozkładu zer, biegunów i współczynnika wzmocnienia transmitancji, który zapewni odpowiedź czasową identyczną jak w układzie identyfikowanym. W trakcie oceny fenotypu obliczana jest odchyłka bezwzględna pomiędzy przebiegami, która podlega minimalizacji w toku ewolucji.
EN
The evolutionary approach described in the paper allows to identify the analog circuit state. The analysis of a time response is used for circuit state recognition. The evolutionary system is basing on differential evolution and it is searching for the optimal zeros, poles and amplification coefficient decomposition which assure a time response identical as in the tested circuit. An absolute deviation is calculated during fitness evaluation and it is minimized during evolution.
first rewind previous Strona / 2 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.