Wyniki wyszukiwania - BazTech

Ograniczanie wyników

2 2014

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: układ wielopoziomowy

Sortuj według:

Ogranicz wyniki do:

Wysokosprawny obwód balansujący w jednofazowym trójpoziomowym falowniku dwugałęziowym z diodami poziomującymi

Stala R.

Przegląd Elektrotechniczny

2014

R. 90, nr 6

154--159

W artykule przedstawiono metody realizacji naturalnego równoważenia napięć na kondensatorach wejściowych w jednofazowym trójpoziomowym falowniku dwugałęziowym z diodami poziomującymi. Metody wykorzystują obwód balansujący RLC oraz obwód RLC z transformatorem, co przy odpowiednim sterowaniu umożliwia zapewnienie naturalnego równoważenia napięć na kondensatorach wejściowych. W przypadku zastosowania układu balansującego z transformatorem możliwe jest wyeliminowanie nieaktywnych składowych z prądu balansującego. W wyniku działania metody w stanie zrównoważonego podziału napięć przez obwód balansujący nie płynie prąd, co eliminuje straty energii związane z przepływem prądu balansującego wysokiej częstotliwości i prąd elementów półprzewodnikowych.

The paper presents methods of DC-link voltage natural balancing in the single-phase NPC inverter with two three-level legs. The methods use the RLC balancing circuit and the RLC balancing circuit with transformer. Proper modulation enables DC-link capacitor voltages balancing. In the configuration with the RLC balancing circuit and the transformer the unnecessary components from the balancing current can be eliminated under the balanced state. In a consequence the balancing current in the balanced state disappears decreasing power losses in the converter and current of semiconductor devices.

Analiza własności energetycznych wielopoziomowych dekoderów n-na-2n w technologii CMOS

Brzozowski I., Dziurdzia P., Kos A.

Elektronika : konstrukcje, technologie, zastosowania

2014

Vol. 55, nr 12

21-24

W artykule przedstawiono wyniki oceny parametrów energetycznych i ich analizę dla wielopoziomowych dekoderów n-na-2n linii zaprojektowanych w technologii CMOS UMC 180 nm. Do rysowania topografii opracowano uniwersalną metodę. Projektowanie układu jest szybkie i łatwe dzięki specjalnie wykonanej bibliotece komórek oraz opracowaniu sposobu ich układania. Wykorzystując przygotowane bloki składowe zaprojektowano kilka dekoderów poczynając od realizacji jednopoziomowej, przez wszystkie możliwe rozwiązania, kończąc na maksymalnej liczbie poziomów. Tak zaprojektowane topografie poddano ocenie ich parametrów - czasowych i energetycznych. W szczególności pobór mocy analizowano z uwzględnieniem rozszerzonego modelu energetycznego układu cyfrowego, który bazuje na analizie zmian wektorów wejściowych układu zamiast zwykłej aktywności przełączeniowej poszczególnych sygnałów. Dzięki temu możliwe jest uwzględnienie drobnych subtelności podczas analizy energetycznej układu, a także porównanie różnych rozwiązań dla z góry określonych warunków pracy układu. Wyniki tych badań pozwalają wyciągnąć wnioski co do praktycznych zaleceń projektowania topografii dekoderów.

In the paper authors present the results of the assessment of energy parameters and analysis for the multi-level n-to-2n-lines designed in CMOS 180 nm UMC. Special universal method for drawing of decoders layouts was developed. Design of circuits is quick and easy thanks to a specially made library of cells. The way to placing of cells was developed too. Using prepared building blocks a few decoders are designed starting from the implementation of the single-level, through all the possible solutions, ending with the maximum number of levels. Designed layouts were assessed under energy and time parameters. In particular, the power consumption was analysed taking into account the extended power model of a digital circuit. The model is based on analysis of changes in input vectors instead of the traditional switching activity of input signals. This allows possibility to take into account the fine subtleties of the circuit energy analysis, as well as a comparison of different solutions for given conditions of the circuit work. The results of these investigation allow to draw conclusions about the practical recommendations for design of decoders layouts.