Wyniki wyszukiwania - BazTech

Ograniczanie wyników

3 Elektronika : konstrukcje, technologie, zastosowania

Znaleziono wyników: 3

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: thyrystor

Sortuj według:

Ogranicz wyniki do:

Zatrzaskiwanie się pasożytniczego tyrystora i szybkie zatrzaskiwanie się pasożytniczego tyrystora

Półtorak B., Szatkowski J.

Elektronika : konstrukcje, technologie, zastosowania

2014

Vol. 55, nr 5

79-84

Miniaturyzacja układów scalonych powoduje pojawienie się zjawisk fizycznych, które mogą powodować uszkodzenia układów. Zjawiskiem takim jest szybkie zatrzaskiwanie się pasożytniczego tyrystora. Zjawisko to do tej pory nie było opisywane w literaturze polskojęzycznej, dlatego będzie tutaj przybliżone zaczynając od wytłumaczenia zatrzaskiwania się układów (Latch-up) wewnętrznego i zewnętrznego, jak i pozytywnego i negatywnego wstrzykiwania nośników, a następnie zostanie wytłumaczone szybkiego zatrzaskiwania się pasożytniczego tyrystora wewnętrznego i zewnętrznego, jak i pozytywnego i negatywnego wstrzykiwania nośników. Opisane będą również impulsy wywołujące zjawisko zatrzaskiwania się pasożytniczych tyrystorów.

Miniaturization of Integrated Circuits is a source of physical effects that can cause damages inside operating IC.. One example of such a phenomena is transient latch-up. This phenomena was not described in polish language literature and wil be described in in this paper. We will start from explaining internal and external latch-up effect where positive and negative injection will be considered. In the next steps internal and external transient latch-up phenomena will be described where positive and negative injection will be considered.

Wyładowania elektrostatyczne w układach scalonych: modele ESD i powodowane zniszczenia

Półtorak B., Domański K., Szatkowski J., Bała W.

Elektronika : konstrukcje, technologie, zastosowania

2007

Vol. 48, nr 3

47-49

Przedstawiono zagrożenia spowodowane wyładowaniami elektrostatycznymi (Electrostatic Discharge ESD) w nowoczesnych układach scalonych wykonywanych w technologii CMOS oraz metodologię ich charakteryzowania i kwalifikację. Podano przykłady konkretnych rozwiązań konstrukcyjnych.

The aim of the paper is to provide ESD models and to describe the dangers of Electrostatic Discharges (ESD) in integrated circuits (IC) manufactured in the modern sub-µ CMOS technology.

Metody zabezpieczania układów CMOS o wysokiej skali integracji przed wyładowaniami elektrostatycznymi ESD

Półtorak B., Domański K., Szatkowski J., Bała W.

Elektronika : konstrukcje, technologie, zastosowania

2007

Vol. 48, nr 6

46-49

Przedstawiono budowę, działanie, sposób charakteryzacji i rozwiązania konstrukcyjne układów zabezpieczających przed wyładowaniami elektrostatycznymi (ESD) układów scalonych wykonywanych w technologii CMOS.

The aim of the paper is to provide the structure, functioning and ways of measuring the Electrostatic Discharges (ESD) elements in integrated circuits (IC) manufactured in the modern sub-µ CMOS technology.