PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 5

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  threshold voltage
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available A 65 nm CMOS Resistorless Current Reference Source with Low Sensitivity to PVT Variations
Łukaszewicz M., Borejko T., Pleskacz W. A.
International Journal of Microelectronics and Computer Science
|
2012
|
Vol. 3, nr 4
119-124
EN
This paper describes a resistorless current reference source, e.g. for fast communication interfaces. Addition of currents with opposite temperature coefficient (PTC and NTC) and body effect have been used to temperature compensation. Cascode structures have been used to improve the power supply rejection ratio. The reference current source has been designed in a GLOBALFOUNDRIES 65 nm technology. The presented circuit achieves 59 ppm/°C temperature coefficient over range of -40°C to 125°C. Reference current susceptibility to process parameters variation is ± 2.88%. The power supply rejection ratio without any filtering capacitor at 100 Hz and 10 MHz is lower than -142 dB and -131 dB, respectively.
2
Modelowanie napięcia progowego w niedomieszkowanych dwubramkowych strukturach MOS
Sałek P., Łukasiak L., Jakubowski A.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 2
18-20
PL
Współczesna technologia mikroelektroniczna zaczyna sięgać ograniczeń o charakterze przyrządowym. Coraz mniejsze rozmiary przyrządów powodują uwidocznienie efektów krótkiego kanału (SCE) oraz jednoczesny wzrost statystycznych rozrzutów parametrów elektrycznych związanych np. z fluktuacją liczby atomów domieszek w obszarze aktywnym tranzystora. Jednym ze sposobów rozwiązania tych problemów jest niedomieszkowana struktura dwubramkowa (DGMOS). Ze względu na brak domieszek klasyczna definicja napięcia progowego traci sens. W artykule tym zaproponowano nową definicję, której użyteczność została udowodniona przez porównanie z wynikami symulacji numerycznych.
EN
Modern microelectronic technology reaches its fundamental limits. Smaller dimensions of devices cause negative side effects, like short channel effects (SCE) and increase of statistical spread of electrical parameters due to random-dopant fluctuations. Undoped double-gate (DG) structure (Fig. 1) is a likely candidate to replace conventional MOSFET. Better SCE control and homogeneous channel allows more aggressive scaling of the dimensions. The standard threshold definition is no longer valid in undoped devices, therefore a new threshold voltage model is proposed for symmetrical undoped double gate MOS transistor (DGMOSFET).
3
Modelowanie wybranych efektów krótkiego kanału w dwubramkowym tranzystorze MOS
Sawicka A., Łukasiak L., Jakubowski A.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 9
123-126
PL
Przeanalizowano wpływ uwzględnienia efektów krótkiego kanału (zależność napięcia progowego od długości kanału, modulacja długości kanału, zwiększenie gęstości ładunku w kanale indukowane napięciem drenu) na dokładność modelowania charakterystyk prądowo-napięciowych dwubramkowego tranzystora MOS. Dokładność opracowanego modelu zweryfikowano na podstawie porównania z rezultatami symulacji numerycznych przeprowadzonych za pomocą programu ATLAS.
EN
The influence of incorporation of selected short-channel effects (dependence of threshold voltage on channel length, channel-length modulation, drain-induced charge enhancement) on the accuracy of modeling the I-V characteristics of a DG MOSFET was analyzed. The accuracy of the developed model was verified by means of a comparison with ATLAS simulations.
4
Content available Closed-form 2D modeling of sub-100 nm MOSFETs in the subthreshold regime
Osthaug J., Fjeldly T.A., Iniguez B.
Journal of Telecommunications and Information Technology
|
2004
|
nr 1
70-79
EN
Closed-form 2D modeling of deep-submicron and sub-100 nm MOSFETs is explored using a conformal mapping technique where the 2D Poisson equation in the depletion regions is separated into a 1D long-channel case and a 2D Laplace equation. The 1D solution defines the boundary potential values for the Laplacian, which in turn provides a 2D correction of the channel potential. The model has been tested for classical MOSFETs with gate lengths in the range 200-250 nm, and for a super-steep retrograde MOSFET with a gate length of 70 nm. With a minimal parameter set, the present modeling reproduces both qualitatively and quantitatively the experimental data obtained for such devices.
5
Content available On the extraction of threshold voltage, effective channel length and series resistance of MOSFETs
Ortiz-Conde A., Garcia Sánchez F.J., Liou J.J.
Journal of Telecommunications and Information Technology
|
2000
|
nr 3-4
43-58
EN
The first part of this article presents the modeling of the long-channel bulk MOSFET as a particular case of the SOI MOSFET. The second part reviews compares and scrutinizes various methods to extract the threshold voltage, the effective channel and the individual values of drain and source resistances. These are important device parameters for modeling and circuit simulation.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.