Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: testowanie układów cyfrowych

Sortuj według:

Ogranicz wyniki do:

Charakteryzacja komórek standardowych CMOS dla generacji wektorów testowych

Pleskacz W. A., Wielgus A., Kasprowicz D., Borejko T., Kuźmicz W.

Elektronika : konstrukcje, technologie, zastosowania

2008

Vol. 49, nr 9

102-111

W artykule przedstawiono metodę generacji testów wykrywających uszkodzenia układów cyfrowych CMOS spowodowane zwarciami ścieżek. Zadanie to wymaga analizy topografii układu przy znajomości statystyki wielkości defektów powodujących zwarcia. W rezultacie każdemu wektorowi wejściowemu zostaje przypisane prawdopodobieństwo wykrycia przez niego uszkodzenia układu. Zaprezentowano efekty charakteryzacji bibliotek komórek standardowych (kombinacyjnych i sekwencyjnych) AMS CMOS 0,8 i 0,35 μm do testowania napięciowego i prądowego (/DDQ). Wyniki charakteryzacji pojedynczych komórek mogą być następnie wykorzystane przez hierarchiczne algorytmy do generacji testów dla układu zsyntezowanego z użyciem tych komórek.

The paper presents a method of generating test patterns detecting bridging faults in CMOS digital circuits caused by spot defects. The method makes use of the circuit's physical layout as well as spot-defect size distribution. As a result, each input pattern is assigned a probability of detecting a fault. Results of characterization of two standard-cell libraries AMS CMOS 0.8 and 0.35 μm are presented. All the cells, combinational and sequential, have been characterized both for voltage-based and for /DDQ testing. The results may subsequently be used by hierarchical algorithms for test generation of complex circuits synthesized with those cells.

Optymalizacja kompresji informacji w testowaniu układów ze ścieżką brzegową

Mitas A.

Kwartalnik Elektroniki i Telekomunikacji

1998

Vol. 44, nr 3

307-316

W artykule przedstawiono cechy probabilistyczne kompresji informacji wynikające ze stosowania technik nieliniowych i mieszanych. We wstępnej części przypomniano definicje różnych technik kompresji. Zwrócono przede wszystkim uwagę na te techniki, które stosuje się do przetwarzania informacji szeregowej. Techniki te mają interesujące cechy probabilistyczne w sensie małego prawdopodobieństwa maskowania błędów. Techniki nieliniowe są mało popularne z powodu ograniczeń w zastosowaniu do kompresji równoległej. Do równoległego przetwarzania wyników, szczególnie ważnego w samotestowaniu wbudowanym nadaje sie technika liniowa (równoległy rejestr MISR). Techniki szeregowe można stosować bez ograniczeń w testowaniu układów projektowanych zgodnie z koncepcją JTAG - wyposażonych w brzegową ścieżkę sterująco-obserwacyjną. W artykule przypomniano autorskie porównanie różnych technik kompresji, w szczególności teoretycznego prawdopodobieństwa maskowania. Przedstawiono zależności opisujące prawdopodobieństwo maskowania dla połączeń techniki zliczania jedynek, zliczania przejść i techniki liniowej. Z komentarza do tych wzorów wynika, iż techniki mieszane cechują się "przedziałami interesującymi" cechami probabilistycznymi. Takie techniki kompresji można zastosować w testowaniu układów, w których wprowadzanie pobudzeń testowych odbywa się szeregowo. W artykule nawiązano więc do takich układów (w szczególnosci z modułami według standardu JTAG), proponując techniki nieliniowe do kompresji wyników testu. Przedstawiono dwie koncepcje rozwiązania problemu kompresji - pierwszą z redundancją sprzętu i drugą z kilkukrotnym powtarzaniem testu, przy każdorazowej rekonfiguracji układu kompresji. W każdym przypadku proponuje się stałą strukturę rejestru liniowego, stosowanego najpierw jako układ kompresji LFSR, a następnie jako rejestr liczący. Przedstawione schematy są punktem wyjścia do programowych symulacji, stanowiących przedmiot dalszych badań.

Some special probabilistic features connected with non-linear and mixed information compression techniques have been presented in the paper. At the beginning the definitions of various compression techniques have been recalled. These techniques are pointed out, which are used for the treatment of serial data streams. The techniques have got some interesting probabilistic features - that is very small probability of error aliasing. Non-linear techniques are not popular because of some limits in application for parallel compression. For this parallel treatment of results, that is very important in built-in self-test, is usually applied the linear technique (parallel MISR - register). The serial techniques can be used without limits in circuits testing, that are designed according to JTAG - conception (they have got the boundary scan-path). Comparison of various compression techniques, in particular on the base of theoretical probability of error aliasing, have been recalled from earlier author's publications. In the article there are some formulas, that describe the aliasing probability for the joining of the "ones-counting", "transition-couting", and linear techniques. From the commentary for the formulas we can evaluate, that the mixed techniques have got some "interesting intervals" of probabilistic features. The techniques can be applied for testing of circuits, in which the test stimuli are serial introduced. That is why the paper refers to the circuits of this kind (in particular with JTAG - modules). It is suggested to apply the non-linear techniques for test results compression. Two conceptions of solving the compression problems have been presented. The first - with hardware-redundancy and the other - connected with multiplied test application, accordingly to the reconfiguration of the test unit. In each case there is proposed the identically structure of linear register. It is used as LFST - compression unit and than as counting register. The presented schemas are some starting points for further researches of software simulations.