Wyniki wyszukiwania - BazTech

1

Inkrementacyjne sekwencje adresowe o niskim narzucie sprzętowym w dwuprzebiegowych testach krokowych

Mrozek I., Yarmolik S. V.

Elektronika : konstrukcje, technologie, zastosowania

|

2012

|

Vol. 53, nr 10

133-135

PL

Jednokrotna realizacja testu krokowego charakteryzuje się stałym i stosunkowo niskim pokryciem uszkodzeń szczególnie w odniesieniu do uszkodzeń uwarunkowanych zawartością. Jedną z technik umożliwiających zwiększenie pokrycia uszkodzeń jest technika wielokrotnego wykonania testu przy zmiennych warunkach początkowych. Kluczowymi warunkami początkowymi mającymi decydujący wpływ na pokrycie uszkodzeń w wieloprzebiegowych testach krokowych jest początowa zawartość pamięci i użyte sekwencje adresowe. W artykule rozważone są dwuprzebiegowe sesje testowe pamięci RAM wykorzystujące w swej istocie mechanizm zmiennych sekwencji adresowych. Literatura dziedziny jasno wskazuje, iż różne sekwencje adresowe mogą prowadzić do zróżnicowanej wydajności procesu testowania. Niezmiernie ważnym problemem jest zatem wybranie odpowiednich sekwencji adresowych uwzględniając przy tym nie tylko pokrycie uszkodzeń ale również koszt wygenerowania tych sekwencji. W publikacji skupiono się zatem na sekwencjach adresowych, których implementacja charakteryzuje się bardzo niskim narzutem sprzętowym. Dlatego przeanalizowano dwuprzebiegowe testy krokowe wykorzystujące inkrementacyjne sekwencje adresowe wygenerowane odpowiednio w oparciu o współczynnik q=1 i q=2.

EN

Conventional memory tests based on only one run have constant and low faults coverage especially for Pattern Sensitive Faults (PSF) To increase faults coverage the multiple run March test algorithms have been used. In a case of multiple memory test execution the consecutive memory address sequences and their relations or optimal set of backgrounds are very important to achieve high fault coverage. In the paper we will focus on short, effective and with low hardware overhead memory test procedures suitable especially for BIST systems Therefore we will analyze two run march tests with address decimation with index q=2, which seems to be easiest to implement as multiple run march test.

2

Testowanie transparentne z wykorzystaniem zespołu sygnatur

Mrozek I., Yarmolik V.

Logistyka

|

2011

|

nr 3

PL

Artykuł przedstawia zmodyfikowane podejście do transparentnego testowania pamięci opartego o testy krokowe. Podejście to umożliwia znaczne skrócenie czasu niezbędnego do wyliczenie sygnatury odniesienia. W proponowanej metodzie sprowadza się to do wykonania fazy odczytu o złożoności 1N. Dodatkowo metoda ta pozwala na łatwe określenie wartości sygnatury odniesienia charakterystycznej dla każdej fazy testu. Dzięki temu możliwa jest ocena poprawności działania pamięci nie tylko po zakończeniu całego procesu testowania (jak ma to miejsce w podejściu klasycznym), ale również po zakończeniu każdej jego fazy. Zmniejsza to w efekcie współczynnik maskowania uszkodzeń i prowadzi do zwiększenia ich pokrycia.

EN

In this paper the new concept of transparent RAM testing based on march tests has been proposed. This approach allows substantially reduce the time needed to calculate the faultfree signature. In the proposed concept complexity of this process is reduced to 1N. In addition, this method allows you to easily determine the value of the reference signatures of each phase of the transparent march test. It allows to compare the fault-free signature with real signature at the end of all march test phases. This reduces the effect of fault masking and leads to an increase of fault coverage.

3

Generowanie optymalnych wektorów testowych pamięci RAM

Mrozek I., Yarmolik V.

Logistyka

|

2011

|

nr 6

PL

Efektywne wektory testowe i sposoby ich generowania odgrywają znaczącą rolę w testowaniu zarówno oprogramowania jak i sprzętu. Jednym z najtańszych podejść do problemu generowania wektorów testowych jest podejście oparte o wektory losowe. Obecnie w literaturze zaproponowanych zostało wiele nowych metod znacząco poprawiających efektywność testowania losowego należących do grupy kontrolowanego testowania losowego. W podejściu tym wybrane parametry tworzonych wektorów są z góry ustalane. W artykule zaproponowana zostanie nowa metoda generowania wektorów testowych. W proponowanym podejściu jako funkcja ich dopasowania użyta zostanie Maksymalizacja Minimalnej Odległości Hamminga, w odróżnieniu do standardowej odległości Hamminga używanej w podejściu znanym z literatury. Pozwoli to na wygenerowanie optymalnych wektorów testowych, których efektywność sprawdzona zostanie w odniesieniu do uszkodzeń PSF pamięci RAM.

EN

Efficient test vectors and methods of their generation play crucial role in both hardware and software testing. Random testing is a low cost method that can be applied to a wide range of testing problems. Recently, a number of novel techniques, include Antirandom Testing strategies, have been developed to increase the effectiveness of random testing. In this paper, we propose a new algorithm for antirandom test generation. As the fitness function we use Maximal Minimal Hamming Distance (MMHD) rather than standard Hamming distance as is used in the classical approach. This approach allows us to generate optimal test vectors for RAM testing.

4

Efektywne wykrywanie uszkodzeń PSF oparte o zmianę adresacji w iteracyjnym procesie testowania pamięci RAM

Mrozek I.

Logistyka

|

2011

|

nr 6

PL

Artykuł przedstawia propozycję zastosowania testów typu March do efektywnego wykrywania uszkodzeń złożonych (uszkodzeń wiążących zależnością wiele komórek pamięci) występujących w pamięci RAM. Proponowana idea pozostawia niezmienione wartości w testowanym układzie po zakończeniu sesji testowej. Może zatem być używana do cyklicznego testowania pamięci podczas normalnej pracy urządzeń elektronicznych zawierających pamięć RAM. Przedstawiana technika pozwala z bardzo wysokim prawdopodobieństwem wykryć wszystkie istniejące w pamięci uszkodzenia złożone. Zastosowanie w proponowanej idei testów typu March gwarantuje również wykrycie wszystkich uszkodzeń prostych znajdujących się w pamięci.

EN

This paper develops the new solution for memory testing based on transparent memory tests in terms of pattern sensitive faults detection. Previous research has outlined that the only march tests can be in use now to test modern memory chips. Their transparent versions are very efficient for the simple fault diagnoses. The solution has been proposed in this paper dealing with the extension of known algorithms for the case of pattern sensitive faults. Using march test according to the proposed technique it is possible to detect pattern sensitive memory faults with a very high probability.

5

Wykorzystanie charakterystyki adresowej w transparentnym testowaniu pamięci RAM

Mrozek I., Yarmolik V.

Logistyka

|

2010

|

nr 6

PL

Artykuł przedstawia strategię transparentnego testowania pamięci RAM opartą o charakterystykę adresową. Charakterystyka ta jest otrzymywana jako suma modulo 2 adresów wszystkich komórek pamięci, których zawartość jest równa 1. Charakterystyka ta może zostać wykorzystana jako sygnatura odniesienia w procesie testowania transparentnego. W artykule zostaną zaprezentowane podstawowe własności powyższego podejścia jak również zamieszczone zostaną wyniki otrzymane drogą symulacji potwierdzające wysoką wydajność tak realizowanych testów transparentnych.

EN

In this paper the new concept of transparent RAM testing based on Self- Adjusting Output Data Compression (SAODC) have been proposed and developed. The presented technique is based on a memory characteristic derived as the modulo- 2 sum of all addresses pointing to non-zero memory cells. This characteristic can be used as the RAM under test fault-free signature. The main properties of New transparent tests are investigated and experimentally validated.

6

Transformacja transparentnych testów krokowych w testy symetryczne

Mrozek I.

Logistyka

|

2010

|

nr 6

PL

Pamięci półprzewodnikowe wykorzystywane są obecnie we wszystkich systemach cyfrowych w tym w systemach o znaczeniu krytycznym, w których proces testowania poszczególnych podzespołów musi odbywać się periodycznie podczas normalnej pracy całego systemu. W wypadku pamięci RAM i testowania periodycznego bardzo ważną rolę odgrywają transparentne testy krokowe. Jedną z najbardziej interesujących technik pozwalających na implementację testów transparentnych jest technika oparta na testach symetrycznych. W artykule przedstawiona zostanie metoda transformacji dowolnego niesymetrycznego testu krokowego w postać symetryczną.

EN

High-density memories are often used in safety-critical microelectronic systems. Transparent March algorithms allow realizing periodic testing of memory while preserving its contents. One of the most interesting technique, which allows to implement the transparent memory testing is based on symmetry of march tests. This paper presents the technique which allows to transform any asymmetric march test to the symmetric one.