PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników
Powiadomienia systemowe
  • Sesja wygasła!

Znaleziono wyników: 5

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  tablice systoliczne
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Przetwarzanie systoliczne z procesorami PicoBlaze
Pniewski R.
Logistyka
|
2009
|
nr 6
CD-CD
PL
W artykule zaprezentowano systoliczną realizację przetwarzania danych na przykładzie podstawowych operacji macierzowych: mnożenia macierzy przez wektor i wyznaczania splotu. Pokazano systoliczny algorytm realizujące procesy. Ostatni rozdział artykułu przedstawia, opracowany przez autora program do symulacji struktury sysolicznej.
EN
A systolic realization of processing data on the example of basic matrix operations was presented in the article: of multiplying the motherland by the vector and outlining the tangle. Processes carrying the systolic algorithm out were shown. The last chapter of the article is showing, program worked out by the author to the simulation of the systolic structure.
2
Content available remote Comparison of LU decomposition realizations on a systolic computer
Lipowska-Nadolska E., Kwapisz M.
Journal of Applied Computer Science
|
2007
|
Vol. 15, nr 2
41-50
EN
This paper presents mapping of LU decomposition algorithms onto various Systolic Arrays. An expression of parallel algorithms is a basic tool for systolic realization of a mathematical problem. The authors will compare different structures of the Systolic Arrays for LU decomposition on the systolic computer SYSTOLA 1024.
3
Content available remote Application of universal systolic array simulator for digital signal processing problems
Kwapisz M.
Zeszyty Naukowe. Elektryka / Politechnika Łódzka
|
2006
|
z. 107
32-42
EN
This paper presents goals and thesis of my PhD dissertation concerning systolic arrays design. As an example, a few systolic FIR filters are presented. These filters were designed and verified using original author's application called universal systolic array simulator. There are also presented algorithms for systolic array optimization that are implemented in the universal simulator. Systolic arrays designs shown here and in the dissertation, prove the correctness of these optimization algorithms. Finally, all dissertation results and open problems are briefly described.
PL
Niniejszy artykuł przedstawia cele i tezy mojej pracy doktorskiej dotyczącej projektowania układów o architekturze systolicznej. Jako przykład zaprezentowano kilka projektów systolicznych filtrów NOI. Te filtry zostały zaprojektowane i zweryfikowano ich działanie przy pomocy autorskiego narzędzia, uniwersalnego symulatora tablic systolicznych. W artykule zaprezentowano także algorytmy służące do optymalizacji tablic systolicznych. Algorytmy te zostały zaimplementowane w uniwersalnym symulatorze, a przedstawione tutaj, oraz w rozprawie doktorskiej, tablice systoliczne dowodzą ich poprawności. Na koniec krótko opisano wszystkie wyniki rozprawy oraz przyszłe kierunki badań.
4
Content available remote Przykład zastosowania autorskiego symulatora tablic systolicznych
Kwapisz M.
Przegląd Elektrotechniczny
|
2005
|
R. 81, nr 1
25-27
PL
W artykule przedstawiono program napisany przez autora wspomagający proces projektowania tablic systolicznych. Proces ten jest w pełni automatyczny, a wymagane od użytkownika jest tylko przedstawienie grafu zależności dla algorytmu, który tablica ma realizować. Na każdym etapie projektowania jest możliwe wprowadzanie zmian celem uzyskania "lepszej" tablicy systolicznej. Na końcu jest możliwe zweryfikowanie projektu poprzez przeprowadzenie symulacji.
EN
This paper presents a kind of CAD software written by author. Designing process of systolic array is almost fully automatic and requires only a Dependence Graph for an algorithm to be created by a user. This process is divided into several stages. A user can see results of each stage and can introduce changes to achieve better systolic array. Finally, systolic array can be verified during simulation process.
5
Content available remote Metody implementacji splotu na tablicy systolicznej komputera równoległego SYSTOLA 1024
Kosicka M., Morawski M.
Prace Instytutu Elektrotechniki
|
2001
|
Z. 209
63-74
PL
W artykule przedstawiono i porównano dwie metody implementacji dyskretnego splotu na tablicy systolicznej komputera równoległego SYSTOLA 1024: przy wykorzystaniu liniowej tablicy systolicznej (jednego wiersza tablicy ortogonalnej) oraz przy wykorzystaniu kwadratowej tablicy ortogonalnej. Stwierdzono, że obie metody są równie dokładne. Ponadto porównano wyniki obliczeń z otrzymanymi za pomocą programu Matlab.
EN
The paper presents and compares two methods of the implementation of discrete convolution using the systolic parallel computer SYSTOLA 1024. Both linear array (one row of the orthogonal array) and orthogonal array approach is presented. Implementation of these methods precisely described. Either precision or the time of execution are discussed and compared to the results obtained when using a Matlab program.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.