Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Powiadomienia systemowe

Sesja wygasła!

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: tablica LUT

Sortuj według:

Ogranicz wyniki do:

Kodowanie klas POLC w mikroprogramowanych układach sterujących

Barkalov A., Titarenko L., Bieganowski J.

Pomiary Automatyka Kontrola

2012

R. 58, nr 1

97-100

W artykule przedstawiono rezultaty syntezy sześciu struktur układów mikroprogramowanych (CMCU), które wykorzystują koncepcję podziału zbioru łańcuchów operacyjnych na klasy łańcuchów pseudorównoważnych (POLC). Przedstawione w pracy struktury układów mikroprogramowanych są przeznaczone przede wszystkim do zastosowania w układach FPGA. Część kombinacyjna układu mikroprogramowanego jest realizowana z użyciem tablic LUT, natomiast pamięć sterująca jest implementowana z użyciem osadzonych bloków pamięci. Badania przeprowadzono dla czterech popularnych kodowań stanów: kodowania binarnego, kodowania one-hot, kodowania Gray'a oraz kodowania Johnson'a.

The paper presents new synthesis results of six structures of a compositional microprogram control unit (CMCU) targeted mainly at FGPAs. The structure of CMCU consist of two main parts: a control memory and an addressing circuit. The control memory stores microinstructions which are sent to the data path. The addressing circuit is responsible for selecting a microinstruction from the control memory. The addressing part of the CMCU is implemented using LUT tables, while the control memory is implemented using embedded memory blocks (EMB). Partitioning the set of operational linear chains (OLC) into pseudoeqivalent classes of chains (POLC) is used in all structures to reduce the size of the CMCU addressing part. The codes of POLCs are stored in the control memory by extending the microinstruction format or by inserting additional control microinstructions (Figs. 2, 3 and 4). The CMCU structures were tested using linear graph-schemes of the algorithm (see Tab. 1). The synthesis was made in Xilinx ISE and Altera Quartus for FPGA and CPLD devices. The synthesis results (Figs. 5 and 6) show that the size of the combinational part for the tested CMCU structures can be reduced by 20% to 50% depending on the CMCU structure (when compared to the base structure - average results). The results also show that the natural binary encoding and Gray's encoding are best for POLC classes. Both encodings give the smallest size of the addressing part and require less control memory space.

Układy MAX® II : nowe spojrzenie na architekturę struktur CPLD

Grabiec W., Kania D.

Elektronika : konstrukcje, technologie, zastosowania

2007

Vol. 48, nr 3

42-46

Zaprezentowano nową klasę logicznych układów programowalnych typu MAXOII firmy Altera, zaliczaną przez producenta do struktur CPLD. Na tle architektury "klasycznych" układów CPLD wyszczególniono najważniejsze nowatorskie rozwiązania wprowadzone przez firmę Altera do architektury układów MAX® II, umożliwiające efektywniejsze wykorzystanie ich przez użytkownika.

In this paper a new logic class of programmable MAX II chips by Altera is described. This class of chips is numbered among CPLD structures. The most important, state-of-the art MAX II features in comparison with "classical" CPLD architectures were presented. This features in a large extent enables more effective use of this class CPLD chips.