Wyniki wyszukiwania - BazTech

1

Zastosowanie DMA w układach szeregowej transmisji danych

Sowiński D., Kciuk M.

Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej

|

2017

|

Nr 54

211--215

PL

W artykule przedstawiono projekt układu wykorzystującego w transmisji danych kontroler DMA. Głównym zadaniem kontrolera jest odciążenie jednostki centralnej użytego mikrokontrolera przez bezpośredni dostęp do jego pamięci. Badanie transmisji przeprowadzono za pomocą analizatora stanów logicznych LOGIC8 wraz z dedykowanym do niego oprogramowaniem producenta. Analiza otrzymanych wyników potwierdza, iż uzyskana szybkość transmisji danych przy zastosowaniu kontrolera DMA jest o 16% większa niż w przypadku klasycznej obsługi procesu komunikacji z zastosowaniem procesora.

EN

In this paper authors proved that DMA controller have positive effect on the serial transmission process. Firstly, was presented a scheme with principles of the device using DMA controller. The stream of data sent from sensor can use one of four modes, it means: without DMA, with DMA on sensor side, with DMA on PC side and with DMA on both sides. The main device was assembled with following modules: LSM9DS0 sensor as a data generator, STM32F4 ARM microcontroller for data transmssion, USART-USB converter and PC computer as a data reader. The main module is the ARM microcontroller which controls whole process. Additionally, authors present used transmission interfaces working between the modules. In research 18 kB of data is send from the sensor to the computer and time of data transmission is measured. There are different structures of data frame in range of 3000 buffers containing 6b of data to 6 buffers containing 3000b. The speed for the SPI and UART amounted to 5.25 Mb/s. The times for the case: 1018 executed delay loops are presented in Table 2 and are given in milliseconds. In result transmission fully controlled by DMA is 16,6% faster than CPU controlled one (pulling mode) and 5,2% faster than CPU utilizing interrupts. Transmission controlled by CPU utilizing interrupts is 12,1% faster than CPU controlled one (in pulling mode). The fastest transmission achieved 60% of theoretical transmission speed.

2

Komputerowo sterowane urządzenie do impulsowego badania symetrycznych linii przesyłowych

Opalska K., Burd A.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 8

133-137

PL

W artykule przedstawiono urządzenie przeznaczone do impulsowych pomiarów symetrycznych linii transmisyjnych metodą reflektometrii czasowej. Skoncentrowano się na układach nadajnika (wraz z generatorem opóźnienia niezbędnym do realizacji pomiarów metodą stroboskopową) i odbiornika sygnału symetrycznego. Przedstawiono również sposób sterowania urządzeniem poprzez komputer i położono tu szczególny nacisk na efektywność transmisji wyników pomiaru. Przedstawione urządzenie zostało zaprojektowane, wykonane i przetestowane podczas badania linii telefonicznych.

EN

The paper presents computer - controlled device for pulse testing of symmetrical transmission lines using time - domain reflectometry (TDR) technique. Most attention was paid to transmitter (including delay generator needed for Stroboscope technique implementation) and receiver circuits. Software necessary for device control was also presented, focusing on key problem of data transmission efficiency.

3

Stanowisko pomiarowe do badania odporności na zakłócenia EM szeregowej transmisji danych na przykładzie USB

Kaczmarek M., Piotrowski A.

Mikroelektronika i Informatyka : prace naukowe

|

2005

|

Z. nr 5

117-124

PL

W artykule przedstawiono stanowisko pomiarowe przeznaczone do badania odporności na zakłócenia EM transmisji danych między urządzeniem nadrzędnym i peryferyjnym magistrali USB. Wprowadzenie do tematu stanowi krótka charakterystyka transmisji za pomocą magistrali USB. W dalszej części, omówiono rozwiązania sprzętowe wykorzystane w konstrukcji stanowiska pomiarowego składającego się z dwóch płytek PCB -translatora poziomu napięć oraz zewnętrznego sygnału zegarowego, zestawu FPSLlC -zawierającej układ FPGA oraz zewnętrznej pamięci. Przedstawiono oprogramowanie dla wykorzystywanego układu FPGA opracowane w środowisku Active-HDL oraz otrzymane wyniki wstępnych pomiarów i symulacje.