Wyniki wyszukiwania - BazTech

1

Wielowejściowe bramki prądowe

Łuczak R., Rajewska M.

Elektronika : konstrukcje, technologie, zastosowania

|

2011

|

Vol. 52, nr 9

171-174

PL

W pracy ukazane są wybrane aspekty realizacji cyfrowych układów prądowych, a w szczególności nakład sprzętowy i pobierana moc. Podejmuje się próbę redukcji nakładu sprzętowego i mocy poprzez realizację wielowejściowych bramek prądowych. Zaproponowano budowę bramek wielowejściowych, realizujących te same funkcje logiczne, które dotychczas realizowano za pomocą kilku bramek. Pokazano zastosowanie nowych bramek, a w szczególności nowej dwuwejściowej bramki, realizującej funkcję logiczną NOR do implementacji funkcji wzorcowej typu T. Ponieważ algebra Bramek prądowych różni się od algebry Boole'a, gdyż poza stanami logicznymi "1" i "O", występuje stan logiczny "-1", minimalizację układów przeprowadza się z innymi technikami, wyszukując tzw. funkcji wzorcowych. Funkcja typu T jest jedną z nich. Jej realizacja sprzętowa wymagała dotychczas zastosowania dwóch bramek. Skutkiem stosowania bramek wielowejściowych jest znacząca redukcja nakładu sprzętowego i mocy pobieranej przez system CMCL (Current-Mode Current Logic), co jednocześnie wpływa na wzrost szybkości przetwarzania.

EN

In present paper the issues of the realisation of digital circuits of current-mode gates are presented. Especially the power consumption and large complexity of circuits were shown. The attempt of the reduction of both of adverse features, by the realisation of multi-input modules using for the synthesis of current-mode gates is taken. As a result of the research. the modification of modules was done. With new modules, the construction of multi-input current-mode gates, realising the same logical functions as several gates together before is possible. The new multi-input currenl-mode gates, aspecially the dual-input NOR gate for the hardware implementation of the T-type standard logical function is proposed. The algebra of current-mode gates is different than boolean. With logical states "O" and "1" the state "-1" occurs. The state "-1" makes possible to realise the T-type standard function by simple way. For the more reduction of the hardware complexity of the realization of this function, the application of a new current-mode gate is proposed. As effect of an application of new multi-input gates are a reduction of a power consumption and reduction of the hardware complexity of the current-mode digital system. The less complexity and power consumption cause the acceleration of the performance of digital circuits.

2

Optymalizacja realizacji układowej hierarchicznych sieci Petriego

Stasiak A.

Pomiary Automatyka Kontrola

|

2007

|

R. 53, nr 5

108-110

PL

Projektowanie wysokiego poziomu systemów cyfrowych dotyczy szeregu aspektów związanych bezpośrednio z wybraną metodologią projektowania, modelem formalnym, algorytmami syntezy sprzętowej i programowej opisu behawioralnego. Rozważając sieci Petriego jako model formalny projektowanego systemu, szczególnie interpretowane hierarchiczne sieci Petriego, projektant ma do dyspozycji bogaty zbiór algorytmów analizy formalnej, metod syntezy programowej i sprzętowej. Jednak znane rozwiązania dotyczą przede wszystkim opisu zachowania funkcjonalnego sterowników logicznych, gdzie miejsce sieci reprezentuje logiczną operację przypisania poziomu '0' lub '1' do wyjścia układu (jeden bit lub wektor). Zauważalny jest jednak brak propozycji naukowych wspierających projektowanie systemu opisanego sieciami Petriego, gdzie w miejscu sieci realizowane są złożone instrukcje arytmetyczne lub logiczne. Przykładem sieci Petriego wspierającej w pełni projektowanie systemu sprzętowo-programowego jest siec PNHSDM (ang. Petri Net for Hardware So-ftware Digital Microsystem). Artykuł w sposób ogólny przedstawia model formalny sprzętowo-programowych sieci Petriego PNSHDM, skupiając się szczególnie na metodzie optymalizacji algorytmu syntezy sprzętowej sieci PNHSDM do reprogramowalnych układów FPGA. W pracy podjęto tematykę szeregowania zadań (ASAP, ALAP). Rozwiązano problem systemu przełączania sprzętowych modułów wykonawczych w kontekście planowanych do wykonania zadań. Wyznaczono wzór pozwalający na oszacowanie kosztów realizacji sprzętowej systemu przełączania, który zależny jest od liczby instancjacji i złożoności harmonogramowanej instrukcji.

EN

The high level designing concerns several aspects that are directly related to the designing methodology as well as formal model definition, hardware/software synthesis algorithms, etc. When a Petri nets are considered as a formal model of developing system, especially hierarchical interpreted Petri nets, then a designer has a lot of ready to use and very well documented algorithms dedicated for formal verification, hardware and software synthesis, transformations, etc. However, most of the know solutions for Petri nets concerns designing logic controllers, where a one net place implements simple assigning operation of logical state to the output. There is lack of solutions that use a Petri nets to formalize and describe really system, where a place implements complex algebraic or logic functions. A formal model based on Petri nets for hardware-software digital microsystems (PNHSDM) has been elaborated to eliminate this gap. This paper shortly describes PNHSDM model, but author have concentrate on optimization of hardware Petri nets synthesis algorithm that is responsible to translate functional description into VHDL-RTL language. This approach takes into consideration task scheduling (ASAP, ALAP), presents elaborated solution of switching system for PNHSDM Petri nets as well as provides static hardware cost estimations of the switching system.

3

Metody walidacji i weryfikacji specyfikacji funkcjonalnej mikrosystemu cyfrowego

Stasiak A., Skowroński Z.

Pomiary Automatyka Kontrola

|

2007

|

R. 53, nr 5

111-113

PL

Proces projektowy systemów cyfrowych, a w szczególności zintegrowanych sprzętowo-programowych mikrosystemów cyfrowych realizowanych z wykorzystaniem platformy SOPC, nie może być zakończony pomyślnie bez przeprowadzenia sprawdzenia i korekcji ewentualnych błędów projektowych. Do tego celu stosuje się metody walidacji zapisu specyfikacji funkcjonalnej zachowania systemu oraz metody weryfikacji funkcjonalnej projektowanego modelu. W artykule scharakteryzowano oraz omówiono opracowane na Uniwersytecie Zielonogórskim metody i oprogramowanie do walidacji i weryfikacji funkcjonalnej specyfikacji funkcjonalnej modelu opisanej sieciami Petriego.

EN

The design process of the today digital systems, especially integrated hardware-software digital microsystems for SOPC platform, can not be finalized successfully without the verification and debug process. To meet the product requirements, like: system functionality, system stability, time-to-market, project costs, etc; there has to be performed several validation and/or verification tasks to confirm the finale model behaviour with initial/input functional specification. This paper describes validation and verification methods as well as software/tools elaborated and developed at University of Zielona Góra, by the Computing and Engineering Department.

4

Model formalny sprzętowo-programowych systemów cyfrowych

Stasiak A., Skowroński Z.

Pomiary Automatyka Kontrola

|

2006

|

R. 52, nr 6 bis

17-19

PL

Projektowanie sprzętowo-programowych zintegrowanych systemów cyfrowych jest jedną z najnowszych i wciąż rozwijanych technologii projektowania systemów osadzonych. Innowacja polega na zmianie punktu decyzyjnego w procesie projektowym, tj. punktu podziału systemu na dwie części: sprzęt i program. Podczas procesu projektowego, który operuje na modelu pośrednim systemu, decyzja podziału jest opóźniana tak długo jak to możliwe. W chwili, gdy znane są wszelkie aspekty dotyczące wydajności i ograniczeń analizowanego systemu (takich jak: czas, koszty, interfejs wewnętrzny, i inne), wówczas możliwy jest właściwy podział systemu na część programową i sprzętową. Projektowanie heterogenicznych systemów z wykorzystaniem metodologii projektowania zintegrowanego, wymaga posługiwania się sformalizowanym, matematycznym modele formalnym, który jest pryzmatem budowy modelu pośredniego systemu. Artykuł prezentuje nowy model formalny bazujący na sieciach Petriego, dedykowany dla heterogenicznych systemów zintegrowanych.

EN

The hardware/software co-design is the one of a few newest and still under development design technologies dedicated for embedded systems. The innovation depends on change of the point decision in the design flow, which the design flow concerns system partitioning process. The partitioning decision is delayed as long as it is possible while processing decomposition operations on permanently integrated design. The decision is taken, when there are known all detailed data about possibilities and limitations of analyzed system, e.g.: time, costs, interconnections, etc. To design heterogonous system using hardware-software co-design methodology, there is required (good) formulated, mathematic model that describes complete system functionality, its properties and configuration. This paper presents a new formal model for hardware-software digital systems based on Petri nets.

5

Nowy sposób wyznaczania najmniejszej wspólnej wielokrotności liczb naturalnych, jako model matematyczny automatu w technice komputerowej

Bocian S.

Pojazdy Szynowe

|

2002

|

nr 1

54-63

EN

In this work the new method of determining the Least Common Multiple (LCM) of natural numbers is described. This algorithm is the new mathematical tool which optimizes the calculations of LCM of natural numbers. This algorithm enables to obtain the results of equivalence of the characteristic semigroups calculations of the direct sum and the direct product of the some classes of the automata which are the mathematical (algebraical) models of the appropriately sequented and parallel structures of these classes of the automata. The automaton is meant here as the mathematical model that describes the way of the Information processing by the various digital systems.