Wyniki wyszukiwania - BazTech

Ograniczanie wyników

1 Deniziak S.

1 2007

Powiadomienia systemowe

Sesja wygasła!
Sesja wygasła!

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: system synhesis

Sortuj według:

Ogranicz wyniki do:

Modele projektowe w języku SystemC

Deniziak S.

Czasopismo Techniczne. Informatyka

2007

R. 104, z. 1-I

17-33

W niniejszym artykule przedstawiono modele projektowe dla języka SystemC, umożliwiające wykonanie automatycznej syntezy systemów wbudowanych na podstawie specyfikacji w tym języku. Modele projektowe określają zbiór dozwolonych konstrukcji językowych oraz zasady ich stosowania. Konstrukcje te opracowane są w formie biblioteki klas i makrodefinicji. Biblioteka stanowi rozszerzenie standardowego środowiska SystemC. Dla każdej specyfikacji zgodnej z opracowanymi modelami możliwa jest automatyczna generacja grafu zadań, warunkowego grafu zadań lub grafu zadań z krawędziami sterującymi, które mogą być bezpośrednio zastosowane do syntezy systemowej za pomocą istniejących metod. Przydatność opracowanych modeli została oceniona na praktycznym przykładzie.

This article presents design models for SystemC language. Design models enable creating synthesisable specifications for embedded systems. These models are defined by a set of specification rules implemented in the form of a library build on top of the SystemC standard library. For each specification corresponding to one of the presented design models it is possible to automatically generate a task graph, a conditional task graph or a control/data flow task graph. Task graph representation is required in existing system synthesis methods. Presented examples demonstrate the benefits of the design models.