Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: synthesis of digital system

Sortuj według:

Ogranicz wyniki do:

Synteza systemów cyfrowych w logice rewersyjnej

Dobrzański M., Pniewski R.

Autobusy : technika, eksploatacja, systemy transportowe

2016

R. 17, nr 6

142--145

W artykule przedstawiono zagadnienia związane z syntezą systemów cyfrowych z wykorzystaniem bramek rewersyjnych. W pierwszej części omówiono podstawowe funkcje realizowane przez bramki kwantowe. W drugiej części zostały pokazane symulacyjne modele bramek, zrealizowane w języku VHDL (VHSIC Hardware Description Language). Modele zastosowano w procesie symulacji układów cyfrowych z bramkami rewersyjnymi. Do symulacji wykorzystano program QUCS (Quite Universal Circuit Simulator).

The article presents issues related to the synthesis of digital systems using reversible gates. The first part discusses the basic functions performed by the quantum gate. In the second part of the shown simulation models of goals realized in VHDL (VHSIC hardware description language) .model used in the simulation of digital circuits with gates reversible. Simulation program was used QUCS (Quite Universal Circuit Simulator).

Systemy ATPG - stan obecny i perspektywy rozwoju

Wiśniewski M., Sapiecha K.

Zeszyty Naukowe Politechniki Świętokrzyskiej. Elektryka

2005

Z. 43

231-236

Wraz z rozwojem technologii syntezy układów cyfrowych wzrosło zapotrzebowanie na skuteczne i szybkie systemy ATPG (Automatic Test Pattern Generation). Na wczesnych etapach projektowania niezbędne są systemy ATPG dostosowane do poziomu wirtualnego prototypu układu, specyfikowanego zazwyczaj w VHDL-u. Na etapie implementacji potrzebne są systemy ATPG dostosowane do poziomu bramkowego układu. Powstaje pytanie, jaka jest praktyczna przydatność oraz perspektywy rozwoju tych systemów? W artykule podjęto próbę odpowiedzi na to pytanie.

New design technologies make possible to create digital systems as complex as never before. By that reason fast and efficient ATPG systems are requested. It's necessary to use ATPG utilities adjusted for virtual prototype (usualy described by VHDL) at early stages of designing process. Implementation demands ATPG systems suitable for gate level of chip. There is a question if that systems are really useful. In this paper we are trying to answer that question.