Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: synteza układów cyfrowych

Sortuj według:

Ogranicz wyniki do:

Sprzętowa realizacja algorytmu redukcji wstecznej w układach FPGA Xilinx Virtex4

Maslennikow O., Ratuszniak P., Maslennikowa N.

Elektronika : konstrukcje, technologie, zastosowania

2009

Vol. 50, nr 10

102-106

W pracy przedstawiono projekt potokowej jednostki przetwarzającej przeznaczonej do realizacji algorytmu redukcji wstecznej i dostosowanej do implementacji w nowoczesnych układach FPGA. W celu efektywnego wykorzystania zasobów układu FPGA (m.in. wbudowanych bloków DSP), jednostka wykonuje obliczenia w arytmetyce ułamkowej. Model jednostki został zaprojektowany w języku opisu sprzętu VHDL i następnie zaimplementowany w układzie FPGA Virtex4 firmy Xilinx. W referacie przedstawiono kilka wariantów zaprojektowanej jednostki, które różnią się maksymalną częstotliwością pracy i czasem realizacji całego algorytmu. Parametry zaprojektowanej jednostki porównano z parametrami odpowiednich stało- i zmiennoprzecinkowych bloków operacyjnych otrzymanych z generatorów IP Gore firmy Xilinx zapewniających podobną dokładność obliczeń.

In this paper, the pipelined processor unit destined to realization of back substitution algorithm in modern FPGA devices is presented. Proposed processor unit uses the rational fraction data format and arithmetic instead classical fixed-point or float-point ones for effective utilization of FPGA resources (for example, utilization built-in DSP blocks). The processor unit model has been designed in VHDL language and implemented into Xilinx Virtex 4 device. Authors present several versions of designed processor unit which difference both: maximum clock frequency and FPGA device volume. The main parameters of the proposed processing unit have been compared to corresponding ones for fixed-point and float-point units which were obtained by means Xilinx IP-Core generator and are characterized by similar computing precision.

Systemy ATPG - stan obecny i perspektywy rozwoju

Wiśniewski M., Sapiecha K.

Zeszyty Naukowe Politechniki Świętokrzyskiej. Elektryka

2005

Z. 43

231-236

Wraz z rozwojem technologii syntezy układów cyfrowych wzrosło zapotrzebowanie na skuteczne i szybkie systemy ATPG (Automatic Test Pattern Generation). Na wczesnych etapach projektowania niezbędne są systemy ATPG dostosowane do poziomu wirtualnego prototypu układu, specyfikowanego zazwyczaj w VHDL-u. Na etapie implementacji potrzebne są systemy ATPG dostosowane do poziomu bramkowego układu. Powstaje pytanie, jaka jest praktyczna przydatność oraz perspektywy rozwoju tych systemów? W artykule podjęto próbę odpowiedzi na to pytanie.

New design technologies make possible to create digital systems as complex as never before. By that reason fast and efficient ATPG systems are requested. It's necessary to use ATPG utilities adjusted for virtual prototype (usualy described by VHDL) at early stages of designing process. Implementation demands ATPG systems suitable for gate level of chip. There is a question if that systems are really useful. In this paper we are trying to answer that question.