Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 1

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: synteza komparatorów

Sortuj według:

Ogranicz wyniki do:

Metody syntezy komparatorów z wykorzystaniem języka Verilog w środowisku Quartus II

Gruszewski М.

Elektronika : konstrukcje, technologie, zastosowania

2014

Vol. 55, nr 1

72-77

Praca poświęcona jest problematyce syntezy komparatorów binarnych w strukturach CPLD/FPGA z wykorzystaniem języka Verilog. Przedstawiono równoległe, szeregowe i równoległo-szeregowe metody syntezy komparatorów. Badania eksperymentalne wykonano dla komparatorów 64-bitowych w środowisku Quartus II firmy Altera. Przebadano wybrane parametry komparatorów zbudowane w oparciu o przedstawione metody syntezy i porównano je z wynikami uzyskanymi za pomocą funkcji bibliotecznej lpm_compare pakietu Quartus II. Przeprowadzone badania wykazały możliwość opracowania nowych metod syntezy komparatorów, które są bardziej efektywne od wbudowanej funkcji lpm_compare.

The paper deals with the problem of binary comparator synthesis in CPLD/ FPGA structures with the usage of Verilog language. It presents parallel, serial and parallel-serial methods of comparator synthesis. Experimental research was carried out on 64-bit comparators in the Altera Quartus II environment. It included the examination of selected comparator parameters built according to the presented synthesis methods followed by the comparison with the results obtained with the usage of the lpm_compare library function of the Quartus II package. The conducted research shows the possibility to develop new methods of comparator synthesis which are more effective than the in-built lpm_compare function.