Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: sygnał zegarowy

Sortuj według:

Ogranicz wyniki do:

Precise Time Distribution and Time Synchronized Transmission Aspects in the Industrial Ethernet Networks

Stępień J., Kołodziej J., Dziurdzia P., Machowski W., Golański R.

Przegląd Elektrotechniczny

2013

R. 89, nr 12

37-40

In the article the main principles of transmissions in the Industrial Ethernet are described with the special attention to the real time transmission implementations. The requirements for transmissions in automation and control systems and the possibility of their realization using synthesized TCP/IP and Ethernet protocols are discussed. Additionally some practical aspects of ultra-precise clock signal distribution are presented.

W artykule przedstawiono główne zasady transmisji w przemysłowych sieciach Ethernet, ze szczególnym uwzględnieniem transmisji realizowanych w czasie rzeczywistym. Omówiono wymagania stawiane procesowi transmisji w systemach automatyki i układach kontrolnosterujących oraz dokonano analizy możliwości ich realizacji przy wykorzystaniu stosu protokołów TCP/IP oraz sieci Ethernet. Ponadto przedstawiono w zarysie metody dystrybucji ultra-precyzyjnego sygnału zegarowego.

Dystrybucja sygnału zegarowego w układach VLSI

Tosik G., Lisik Z., Gafiout F.

Elektronika : prace naukowe

2002

nr 7

23-38

Wraz z rozwojem scalonych układów cyfrowych, o coraz większej liczbie elementów logicznych, których praca jest synchronizowana sygnałem zegarowym, właściwa dystrybucja tego sygnału na powierzchni układu scalonego staje się jednym z kluczowych zagadnień projektowania tych układów, Jest ono uważane obecnie za decydujące dla ich dalszego rozwoju. W pracy przedstawiono parametry charakteryzujące układy dystrybucji sygnału zegarowego, problemy wywołane rozbudową tych układów oraz sposoby ich rozwiązywania w cyfrowych układach VLSI. Ilustracją tych rozwiązań są układy zastosowane w procesorach IBM i DEC.

The continuos development of digital ICs leading to more and more number of logic elements that proper work is synchronised by the clock signal causes that the proper distribution of the clock signal on the chip is one of the more crucial problems during such ICs design. In the paper, the parameters of clock distribution, the problems arising from more and more its complexity and the ways to cope with them are presented. It is illustrated by the newest solutions applied in IBM and DEC processors.