Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Powiadomienia systemowe

Sesja wygasła!

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: switched-currents technique

Sortuj według:

Ogranicz wyniki do:

2D DCT compression in the switched-current technique

Szczęsny S., Kropidłowski M., Handkiewicz A., Melosik M., Śniatała P.

Przegląd Elektrotechniczny

2014

R. 90, nr 9

94-97

The article presents a methodology for designing an analogue processor for a DCT compression using methods and strategies for designing digital circuits: the row strategy, a standard digital router and an automatic synthesis of architecture from its description in a VHDL-AMS language. The correctness of work of the topography has been verified with post-layout simulations of processing an exemplary image in the compressing task, using the discrete cosine transform. The quality of processing has been compared with other solutions available in literature by calculating the PSNR and Accuracy coefficients for the processed image. The article also presents changes of the PSNR coefficient depending on the level of the applied compression.

W artykule zaprezentowana została metodologia projektowania analogowego procesora kompresji DCT z wykorzystaniem metod i strategii projektowania układów cyfrowych: strategii wierszowej, standardowego cyfrowego routera oraz metod automatycznej syntezy architektury z jej opisu w języku VHDL-AMS. Poprawność działania topografii zweryfikowana została symulacjami post-layoutowymi procesu przetwarzania przykładowego obrazu w zadaniu jego kompresji za pomocą dyskretnej transformaty kosinusowej. Jakość przetwarzania porównana została z innymi rozwiązaniami dostępnymi w literaturze poprzez wyliczenie współczynników PSNR oraz Accuracy dla przetworzonego obrazu. W artykule zaprezentowano również zmiany współczynnika PSNR w zależności od stopnia zastosowanej kompresji.

6-bitowy przetwornik C/A małej mocy w technice przełączanych prądów

Naumowicz M., Szczęsny S., Handkiewicz A.

Elektronika : konstrukcje, technologie, zastosowania

2013

Vol. 54, nr 9

134-136

Artykuł prezentuje metodę projektowania przetwornika cyfrowo-analogowego małej mocy w technice przełączanych prądów. W pracy zaproponowana została architektura układu bazująca na wykorzystaniu wielowyjściowego zwierciadła prądowego, którego parametry obliczane są za pomocą metody Hooke’a-Jeevesa. Przeanalizowany został przykład realizacji układu w technologii TSMC 90nm. Autorzy zamieścili rozwiązanie uzyskane za pomocą metody optymalizacji kierunkowej. Jakość działania układu oceniona została na podstawie symulacji dokonanych przy użyciu programu HSPICE. Zaproponowana w pracy architektura pozwala na redukcję poborów mocy konwertera. Wartość tego parametru dla analizowanego w artykule przykładu 6-bitowego przetwornika wyniosła 40 μW.

The article presents a method of designing a low-power switched-currents DAC converter. The work proposes an architecture based on using a multi-output current mirror, parameters of which are calculated with the Hooke-Jeeves’ method. The exemplar realisation has been analysed using the TSMC 90nm technology. Authors have described a solution obtained using the directional optimisation. Performance of the circuit has been assessed basing on simulations done using the HSPICE application. The architecture proposed in the work allows to reduce the power consumption of the converter. The value of this parameter, for the article-analysed 6-bit DAC, was 40 μW.