W artykule zaprezentowane zostaną sposoby generowania równań boolowskich dla podprogramów języka VHDL ze szczególnym uwzględnieniem podprogramów zawartych w bibliotekach standardowych. W pierwszej części zostaną przedstawione problemy pojawiające się podczas generowania równań boolowskich ze źródeł napisanych w języku VHDL dla funkcji z bibliotek standardowych. W części drugiej zostanie zaprezentowany algorytm umożliwiający generowanie równań boolowskich dla podprogramów. Jako przykład praktycznego zastosowania algorytmu, w części trzeciej zostaną przedstawione wyniki generowania równań boolowskich dla kilku układów logicznych.
EN
The paper presents the method of boolean equations generating for subprograms of the VHDL language, especially subprograms in standard library. In the first part of the paper presented problems of the generating boolean equations with sources written in the VHDL language for functions from standard packages. The second part presents algorithm enable to generate Boolean equations for procedures and functions. As an example of practical application of above algorithm some results of the generating boolean equations are shown in the third part.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.