Wyniki wyszukiwania - BazTech

1

Modelowanie zakłóceń podłożowych w strukturach półprzewodnikowych przy użyciu metody elementów skończonych

Gawrylczyk K., Pawłowski P.

Elektronika : konstrukcje, technologie, zastosowania

|

2007

|

Vol. 48, nr 11

79-81

PL

Omówiono wyniki symulacji metodą elementów skończonych sprzężenia podłożowego w strukturach półprzewodnikowych, realizowanych na wybranych typach podłoża krzemowego. Symulacje przeprowadzono przy użyciu własnego pakietu do obliczeń metodą elementów skończonych SONMAP opracowanego w Katedrze Elektrotechniki Teoretycznej i Informatyki Politechniki Szczecińskiej. Przy użyciu MES i analizy wrażliwościowej możliwe jest prowadzenie procesów optymalizacji kształtu złącz, wysp i innych fragmentów struktur, wpływających na wielkość prądów zakłócających.

EN

In this paper, results of simulation of substrate coupling in semiconducting structures, realized on selected silicon substrate types, utilizing finite element method are presented and discussed. The simulations were performed with the use of software package SONMAP for calculations based on the finite element method developed at Electrotechnics and Computer Sciences Chair of Szczecin University of Technology. Using FEM and sensitivity analysis it is possible to optimize the shapes of junctions, wells and other fragments of structures which have influence on the amount of substrate noise currents.

2

Metoda i podsystem do wspomagania pomiaru szybkich przebiegów zakłócających w układzie scalonym

Pawłowski P.

Elektronika : konstrukcje, technologie, zastosowania

|

2007

|

Vol. 48, nr 11

47-50

PL

Zaproponowano i scharakteryzowano metodę do wspomagania pomiaru szybkich przebiegów zakłócających w układzie scalonym. Przedstawiono także koncepcję podsystemu wspomagającego pomiar tego typu przebiegów, który może realizować praktycznie tę metodę i uwzględnia podstawowe ograniczenia związane z jego implementacją na podłożu układu scalonego wspólnym z układem będącym źródłem badanych przebiegów. Metoda ta może znaleźć zastosowanie do badania przebiegów zakłóceń, m.in. podłożowych oraz rozchodzących się w liniach zasilania, a także w testowaniu poprawności funkcjonalnej i aktywności bloków.

EN

In this paper, a measurement support method for supporting measurement of fast waveforms resulting from switching noise in integrated circuits is proposed and characterized. This paper also shows the concept of subsystem supporting the measurement of waveforms of such type, which can realize this method practically and is adapted to the main limitations connected with its implementation on the common, silicon substrate with the noise source. This method can be employed for testing of fast, repetitive waveforms, e.g. switching noise waveforms from substrate and supply/ground lines, as well as for testing the functional correctness and switching activity of digital blocks.

3

Zakłócenia sprzężenia podłożowego w układach scalonych CMOS

Białko M., Felendzer Z., Solecki M.

Elektronika : konstrukcje, technologie, zastosowania

|

2002

|

Vol. 43, nr 6

28-31

PL

Temat artykułu stanowią zagadnienia modelowania sprzężenia podłożowego w układach scalonych CMOS. Zakłócenia sprzężenia podłożowego mają istotne znaczenie w mieszanych: cyfrowo-analogowych układach scalonych, ponieważ prąd wstrzykiwany do wspólnego podłoża układu z dużej liczby przełączanych jednocześnie elementów cyfrowych może zakłócić działanie podzespołu analogowego. Zaprezentowana została metoda modelowania podłoża oparta na funkcji Greena, która pozwala projektantom wygenerować model podłoża na podstawie danych geometrycznych projektu topografii oraz danych technologicznych procesu. Na podstawie symulacji komputerowej dwóch mieszanych układów scalonych (oscylator pierścieniowy i "analogowy" tranzystor, macierz inwerterów i źródło prądowe) pokazano zakłócający wpływ części cyfrowej projektu na część analogową. Szczególną uwagę zwrócono na efektywność pierścieni zabezpieczających wykonanych w projektach topografii w celu minimalizacji zakłóceń.

EN

The main subject of this paper are issues of a modeling of a substrate coupling in CMOS Integrated Circuits. The substrate coupling noise is important in mixed analog-digital ICs, because the current injected to the chips substrate from a large number of simultaneously switched digital elements can cause a malfunction of sensitive analog elements of the system. The Green function method that provides designers with a parasitic model of the substrate is presented. This method performs IC substrate discretization basing on the geometric layout of the circuit and technology parameters specific for the given process. Two basic mixed-signal examples are presented to show an injurious influence of the substrate coupling on an analog part of a design. These examples are a ring osxillator with a single transistor and a matrix of 100 simultaneously switched inwerters with a current source. In addition, attention is drawn to guarding ring and their effectiveness is discussed.

4

Zakłócenia sprzężenia podłożowego w mieszanym układzie scalonym: macierz inwerterów - mieszacze radiowe

Solecki M.

Elektronika : konstrukcje, technologie, zastosowania

|

2002

|

Vol. 43, nr 9

17-19

PL

Artykuł skupia się na badaniach zakłóceń sprzężenia podłożowego w mieszanym układzie scalonym zaprojektowanym w technologii BiCMOS. Zaprezentowano szkodliwe oddziaływanie (poprzez podłoże) macierzy trzydziestu jednocześnie przełączanych inwerterów na pracę mieszaczy radiowych. Dla prezentowanego układu omówiono skuteczność redukcji zakłóceń podłożowych za pomocą wykonanych w projekcie topografii dyfuzyjnych pierścieni ochronnych. Układ został zaprojektowany w środowisku projektowym systemu Cadence w technologii BYE firmy AMS. Symulacje wykonano za pomocą symulatora układów elektronicznych Spectre RF a do ekstrakcji pasożytniczego modelu podłoża zastosowano specjalistyczne oprogramowanie SCA (Substrate Coupling Analysis).

EN

This paper concentrates on investigations of the substrate coupling noise in mixed-signal BiCMOS integrated circuit. The parasitic influence of the matrix of thirty simultaneously switched inverters on the radio-frequency mixers is shown. Moreover, the effectiveness of guarding rings included in the circuit topology is discussed. The presented topology design was made using Cadence design environment in the BYE technology. Simulation were performed in Spectre RF and the Substrate Coupling Analysis tool (SCA, v. 4.4.6) has been used to extract the values of IC substrate.

5

Metody modelowania sprzężenia podłożowego w układach scalonych

Solecki M., Felendzer Z.

Kwartalnik Elektroniki i Telekomunikacji

|

2000

|

Vol. 46, nr 4

589-613

PL

Temat artkułu stanowią zagadnienia związane z modelowaniem sprzężenia podłożowego w układach scalonych. W pierwszej części pracy uzasadniono konieczność modelowania sprzężenia podłożowego w procesie projektowania układów. Zaprezentowano kilka przykładów mieszanych analogowo-cyfrowych układów scalonych, w których zakłócenia podłożowe mają istotny wpływ na jakość pracy układu. Zwrócono również uwagę na potrzebę włączenia odpowiednich modeli sprzężenia przez podłoże w proces symulacji dla układów scalonych, takich jak pętla synchronizacji fazowej czy też układy przeznaczone do zastosowania w telefonii komórkowej. W dalszej części pracy omówiono dwie alternatywne metody modelowania sprzężenia podłożowego: metodę opartą na elektrostatycznej funkcji Greena oraz metodę modelowania podłoża z użyciem konstrukcji geometrycznej zwanej mozaiką Voronoi. Z kolei przedstawiono wybrane problemy modelowania sprzężenia podłożowego w krzemowych bipolarnych układach scalonych pracujących w zakresie bardzo wielkich częstotliwości. Wraz ze wzrostem częstotliwości pracy układów i systemów elektronicznych oraz postępującą miniaturyzacją technologii, problem zakłóceń sprzężenia podłożowego staje się coraz bardziej istotny w procesie projektowania układów scalonych. Stąd też, zasadniczym celem artykułu jest przybliżenie czytelnikom wybranych zagadnień związanych z modelowaniem sprzężenia podłożowego w układach scalonych.

EN

The main subject of this paper is problems of a modeling of a substrate coupling in inegrated circuits. First, we give reasons why a modeling of the substrate coupling in design-process is necessary. A few basic mixed-signal examples have been presented to show an injurious of the substrate coupling noise on an analog part of a design. These examples are a ring oscillator with a single transistor and a digital frequency divider with a current source. The substrate coupling noise is important in mixed analog-digital IC's because the current injected to the chips substrate from a large number of simultaneously switching digital elements can cause a malfunction of sensitive analog elements of the system. Current injected to the silicon substrate influences the local potential of the substrate of analog elements thus modulates the threshold voltage Vt of the transistors and as a consequence of that, the sensitive analog modules do not operate properly. In addition, a few industrial designs like a phase-locked loop, video converter or RF-circuits have been considered to indicate the importance of substrate of coupling problem. In the next part of this paper we focus on two alternative modeling methods of substrate coupling. Thase are: the Green function method and the method based on geometrical construction called Veronoi Tessellation. (The latter was showed the first time by I. Wemple and A. Yang in 1995). These methods perform IC substrate discretization basing on the geometric layout of the circuit and technology parameters specific for the given process. In Green function method the substrate is treated as layers of dielectrics characterized by varying electrical permitivity εk, where k is the index of the layer. An analytic model of the substrate is based on a simplified form of Maxwell equations referring to consecutive substrate layers and on boundary conditions and finally on the electirc field intensity vector component, which have to be fulfilled at layer boundaries. In the method based on Voronoi Tessellation the substrate of IC is discretisized on irregular volumes with constant values of the conductivity and the electric field intensity. Each of these methods can privide designers with a parasitic model of the substrate. In the final part, we discuss some problems of a modeling of the substrate coupling in Si-Bipolar ICs up tp very high frequencies (40GHz).