Wyniki wyszukiwania - BazTech

1

Design of the integrated dual stage charge sensitive amplifier

Kasiński K, Kłeczek R

Elektronika : konstrukcje, technologie, zastosowania

|

2013

|

Vol. 54, nr 12

28-31

EN

This paper presents a dual stage charge sensitive amplifier designed for long silicon strip detectors. It allows to obtain a linear transfer characteristics of the Time-over-Threshold processing using a constant current feedback for input charge pulse and its arrival time measurements when working with large capacitance sensors (at the order of tens pF). The paper includes details of architecture and simulation results. Moreover, a study towards implementation of switchable amplifier’s bandwidth for enhanced charge measurements is presented.

PL

Artykuł prezentuje dwustopniowy wzmacniacz ładunkowy zaprojektowany do pracy z długimi krzemowymi detektorami paskowymi. Umożliwia on uzyskanie liniowej charakterystyki przetwarzania typu Time-over-Threshold z rozładowaniem prądem stałym przy pracy z sensorami o dużej pojemności (np. 30 pF). Artykuł zawiera szczegółowy opis architektury i wyników symulacyjnych. Ponadto, przedstawione zostały badania w kierunku wykorzystania wzmacniacza z przełączalnym pasmem w celu podwyższenia dokładności pomiaru ładunku.

2

Wpływ szeregowej rezystancji przewodów oraz półprzewodnikowych detektorów paskowych na parametry szumowe układu detekcyjnego

Kasiński K., Szczygieł R.

Elektronika : konstrukcje, technologie, zastosowania

|

2012

|

Vol. 53, nr 3

61-64

PL

Celem pracy jest analiza wpływu szeregowej rezystancji półprzewodnikowych detektorów paskowych oraz przewodów na parametry szumowe układu detekcyjnego. Ponadto przeanalizowano wpływ złożoności modelu zarówno detektora jak i przewodu na dokładność odwzorowania tych parametrów. Autorzy pracują nad układem scalonym do odczytu krzemowych detektorów paskowych dla potrzeb detektora STS (Silicon Tracking System) w eksperymencie CBM (Compressed Baryonic Matter) w ośrodku GSI (Geselschaft fuer Schwehrionenforschung) w Niemczech. Analiza będąca przedmiotem tej pracy pomoże w doborze optymalnych pod kątem szumowym konstrukcji zarówno detektora, jak i przewodów łączących elektronikę odczytu z detektorem. Na potrzeby pracy przygotowano po 3 modele detektora i przewodu różniące się stopniem złożoności. Przedstawiono modele od prostych, dyskretnych opartych o układ R-C, przez nieco bardziej złożone oparte o rozproszone sekcje R-C aż do skomplikowanych rozproszonych modeli uwzględniających budowę przestrzenną detektora czy przewodu w płaszczyźnie poprzecznej. Od strony technologicznej, przygotowano kilka wariantów możliwych do wykonania detektorów oraz przewodów. Jako układ odczytowy zastosowano model analogowego front-end'u układu TOT02. Jest to układ wykonany w technologii UMC 180 nm dedykowany do odczytu krzemowych detektorów paskowych o dużej pojemności. Wykorzystuje on metodę Time-over-Threshold do pomiaru zdeponowanego ładunku, co pozwala na obniżenie poboru mocy. Układ ten został zaprojektowany w Katedrze Metrologii AGH, jako układ prototypowy właśnie dla detektora STS.

EN

The aim of this study is to analyze the impact of series resistance of semiconductor strip detectors and wires on the noise performance of the system. Moreover, the influence of the model complexity of both detector and cable on accuracy of the simulation. The authors are also working on an integrated circuit for silicon strip detector readout ASIC for the STS (Silicon Tracking System) detector in the CBM experiment (Compressed Baryonic Matter) at the GSI (Geselshaft fuer Schwehrionenforschung), Germany. Presented analysis will help in choosing the optimal structure of both detector and cable in order to achieve the best noise parameters. For this purpose three different simulation models were prepared for both detectors and cables varying in complexity. The models present different approaches, from lumped R-C, through distributed R-C model up to complex distributed model taking into account the spatial structure of the device also in transverse plane. From technological side, several variants of detector and wire construction were prepared. As a readout circuit a model of analog front-end from TOT02 ASIC has been used. It is an integrated circuit fabricated in UMC 180 nm CMOS process dedicated for silicon strip detectors readout with large capacitance. It implements the Time-over-Threshold methodology for the charge measurement which allows for significant power consumption reduction. This circuit has been designed in the Department of Measurement and Instrumentation at the AGH-UST as a prototype ASIC for the STS detector.

3

Projekt scalonego wzmacniacza ładunkowego na potrzeby przetwarzania typu Time-over-Threshold

Kasiński K., Szczygieł R.

Pomiary Automatyka Kontrola

|

2010

|

R. 56, nr 9

1043-1046

PL

Praca przedstawia projekt scalonego wzmacniacza ładunkowego zaprojektowanego dla aplikacji w układzie do odczytu detektorów paskowych w eksperymencie fizyki wysokich energii wykorzystującego przetwarzanie typu Time-over-Threshold. Zastosowane rozwiązania zostały zapożyczone z układów pikselowych. Projekt wykonano dla technologii United Microelectronics Corporation 180 nm. Zaprojektowany wzmacniacz charakteryzuje się niskim poborem mocy, niskimi szumami a także bardzo szerokim zakresem liniowej pracy zachowując swoje właściwości dla obu polarności ładunków wejściowych.

EN

New High Energy Physics experiments require new and better solutions for the detector readout systems. This paper presents the project of the charge sensitive amplifier (CSA) for the silicon strip detector readout chip implementing the Wilkinson-type analog to digital converter (called also Time-over-Threshold processing). This allows to implement the reasonable resolution and speed ADC in each channel while keeping the overall power consumption low. This is due to the fact that the information about the input charge is kept in the CSA output pulse length and can be then easily converted to digital domain. It has been designed for the UMC (United Micro-electronics Corporation) 180nm technology and should fit into 50 Μm pitch channel slot. Some solutions were adapted from the pixel-oriented integrated circuits and are optimized for much higher detec-tor capacitances. Presented charge sensitive amplifier shows very high dynamic range - much higher than required 0-16 fC. The dynamic range is not limited by the dynamic range of the amplifier itself which is a feature of the implemented discharge circuit. The processing chain has an ability to operate for both holes and electrons while keeping the low power consumption (625 ΜW) and low noise (720 e- at 30 pF detector capacitance). The paper presents the simulation-based performance of the circuit.

4

The Time-over-Threshold based silicon strip detector readout

Kasiński K.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 11

19-22

EN

This work presents the project of a silicon strip detector readout circuit. The circuit is to be used in the multi-channel detector readout integrated circuit with a possible application in High Energy Physics experiments. The charge measurement is based on the Time-over-Threshold method which allows integration of the low-power ADC into each channel.

PL

Praca przedstawia projekt układu odczytowego dla krzemowych detektorów paskowych. Układ może znaleźć zastosowanie w wielokanałowych specjalizowanych układach scalonych dla potrzeb eksperymentów Fizyki Wysokich Energii. Pomiar ładunku jest oparty o metodę Time-over-Threshold pozwalającej na integrację niskomocowego przetwornika Analogowo Cyfrowego w każdym kanale.